Технические средства информатизации Микро и макроархитектуры МИКРОПРОЦЕССОР

Технические средства информатизации Микро и макроархитектуры

МИКРОПРОЦЕССОР © Шеломенцева И. Г. Архитектура 2

Определение микропроцессора Микропроцессор (центральный процессор, МП, Central Processing Unit, CPU) функционально законченное программно-управляемое устройство обработки информации, выполненное в виде одной или нескольких больших (БИС) или сверхбольших (СБИС) интегральных схем. © Шеломенцева И. Г. Архитектура 3

Классификация МП По конструктивному разделить на: признаку МП можно • однокристальные МП с фиксированной длиной (разрядностью) слова и определенной системой команд; • многокристальные (секционные) МП с наращиваемой разрядностью слова и микропрограммным управлением (они состоят из двух БИС и более). • разрядно-модульные МП. Основной их отличительной особенностью является то, что каждый модуль предназначен для обработки нескольких разрядов машинного слова, а слово в целом обрабатывается группой модулей или секций, соединенных между собой. © Шеломенцева И. Г. Архитектура 4

Классификация МП По набору команд все МП можно разделить на три группы: • МП типа CISC (Complex Instruction Set Computer) с полным набором команд. На выполнение самой быстрой команды МП CISC тратит не менее 4 тактовых импульсов. • МП типа RISC (Reduced Instruction Set Computer) с сокращенным набором команд. МП этого типа содержат набор только простых, чаще всего встречающихся в программах команд. В этих МП на выполнение каждой простой команды за счет их наложения и параллельного выполнения тратится 1 машинный такт. • МП типа MISC (Minimum Instruction Set Computer) с минимальным набором команд и весьма высоким быстродействием. • EPIC (Explicitly Parallel Instruction Computing) - процессоры с явно выраженным параллелизмом на уровне инструкций. © Шеломенцева И. Г. Архитектура 5

Структура однокристального микропроцессора © Шеломенцева И. Г. Архитектура 6

Характеристики микропроцессора • • Тактовая частота (Частота ядра) Разрядность (m/n/k/) Адресное пространство (2 k) МИПС (MIPS – миллион операций над числами с фиксированной запятой), МФЛОПС (MFLOPS – миллион операций над числами с плавающей точкой), КОПС (KOPS – тысяча усредненных операций над числами), ГФЛОПС (GFLOPS – миллиард операций в секунду над числами с плавающей точкой); © Шеломенцева И. Г. Архитектура 7

Характеристики микропроцессора • • • Наличие математического сопроцессора; Объем, частота работы и уровень КЭШ -памяти. Набор дополнительных инструкций (Instruction Set) © Шеломенцева И. Г. Архитектура 8

Характеристики микропроцессора • Технологический процесс производства (мкм технология); • Частота системной шины; • Предельно эксплуатационные параметры; • Форм-фактор. © Шеломенцева И. Г. Архитектура 9

Система команд микропроцессора Команды перемещения данных. Сюда относятся команды загрузки данных в регистры из памяти, записи данных из регистров в память, а также команды копирования данных из памяти (регистра) в память (регистр). Арифметические команды. Сложение, вычитание, умножение, деление. © Шеломенцева И. Г. Архитектура 10

Система команд микропроцессора Логические команды. Логическое И, логическое ИЛИ, исключающее ИЛИ, инверсия. Команды сдвига. Сюда попадают логический и арифметический сдвиги влево и вправо, а также циклические сдвиги. Команды передачи управления. Вызовы процедур, циклы, условные переходы. © Шеломенцева И. Г. Архитектура 11

Система команд микропроцессора Команды работы с флагами. Установка, сброс, проверка флагов. Команды ввода вывода. В этой группе находятся команды, позволяющие процессору общаться с внешними устройствами. Прочие команды. Зависят от конкретного процессора. © Шеломенцева И. Г. Архитектура 12

Система команд микропроцессора Любая команда состоит из кода операции и некоторого количества операндов, обычно от нуля (операндов нет) до трех. Код операции может предваряться префиксом специальным кодом, который изменяет действие команды. В некоторых архитектурах все команды имеют одинаковую длину (как правило, в RISC), в других -могут быть различной длины. © Шеломенцева И. Г. 13 Архитектура

Типы адресации процессора Непосредственная. Самый простой способ, когда в адресной части команды содержится сам операнд, а не его адрес. Прямая. Указывается полный адрес операнда в памяти. © Шеломенцева И. Г. Архитектура 14

Типы адресации процессора Регистровая. По сути сходна с прямой адресацией, однако вместо ячейки памяти указывается необходимый регистр. Косвенная регистровая. В этом способе адрес не зафиксирован жестко в команде, как при прямой адресации. Вместо этого адрес содержится в регистре, ссылка на который помещается в адресную часть команды. © Шеломенцева И. Г. Архитектура 15

Типы адресации процессора Индексная. Заключается в обращении к памяти по регистру и константе (смещению). Относительная индексная. Адрес вычисляется путем суммирования значений двух регистров и смещения (смещение факультативно). © Шеломенцева И. Г. Архитектура 16

Типы адресации процессора Масштабированная относительная индексная. Адрес вычисляется путем суммирования значений двух регистров и смещения, причем один из регистров предварительно умножается на специальный коэффициент - масштаб. Стековая. Здесь адреса операндов непосредственно в команде вообще не указываются, а берутся с вершины стека. © Шеломенцева И. Г. Архитектура 17

Система прерываний Прерывания - это изменения в потоке управления программы, вызванные не самой программой, и обычно связанные с процессом ввода -вывода или сигнализацией об ошибках. © Шеломенцева И. Г. Архитектура 18

Система прерываний Прерывания подразделяются на аппаратные, вызываемые электрическими сигналами на входах процессора, и программные, выполняемые по специальной команде. © Шеломенцева И. Г. Архитектура 19

Система прерываний Аппаратные прерывания подразделяются на маскируемые и немаскируемые. Маскируемые прерывания можно запретить (для этого в процессорах существуют специальные команды). Немаскируемые прерывания не могут быть запрещены или прерваны. © Шеломенцева И. Г. Архитектура 20

Система прерываний Процедура, обслуживающая прерывание, определяется по таблице прерываний с помощью номера прерывания. Для программных прерываний этот номер задается командой, для маскируемых аппаратных прерывания - вводится от внешнего контроллера. Немаскируемое прерывание имеет фиксированный номер. © Шеломенцева И. Г. Архитектура 21

Основные методы ускорения вычислений Конвейеризация (pipelining) предполагает разбивку выполнения каждой инструкции на несколько этапов, причем каждый этап выполняется на своей ступени конвейера процессора. Скалярным (scalar) называют процессор с единственным конвейером. Суперскалярный (superscalar) процессор имеет более одного конвейера. © Шеломенцева И. Г. Архитектура 22

Основные методы ускорения вычислений Продвижение данных (data forwarding) подразумевает начало исполнения инструкции до готовности всех операндов. При этом выполняются все необходимые операции декодирования, и инструкция помещается в исполнительное устройство, где дожидается готовности операндов. © Шеломенцева И. Г. Архитектура 23

Основные методы ускорения вычислений Предсказание переходов (branch prediction) позволяет продолжать выборку и декодирование потока инструкций после выборки инструкции ветвления (условного перехода), не дожидаясь проверки самого условия. Предсказание осуществляется статическим или динамическим методом. © Шеломенцева И. Г. Архитектура 24

Основные методы ускорения вычислений При статическом предсказании процессор работает по заложенной схеме, считая, что переходы по одним условиям, вероятнее всего произойдут, а по другим - нет. Динамическое предсказание опирается на предысторию вычислительного процесса - для каждого конкретного случая перехода накапливается статистика поведения, и переход предсказывается, основываясь именно на ней. © Шеломенцева И. Г. Архитектура 25

Основные методы ускорения вычислений Исполнение с изменением последовательности инструкций (out-of-order execution) позволяет изменять внутренний порядок. манипуляции с данными, при этом операции ввода-вывода и записи, в память, конечно же, исполняются в порядке, предписанном программой. © Шеломенцева И. Г. Архитектура 26

Режимы работы микропроцессора • В реальном режиме – 16 разрядный режим, в котором выполнялись команды процессоров 8088 и 80286; • В защищенном режиме – 32 разрядный режим, в котором программы защищены от перезаписи своих областей памяти другими программами; • В виртуально-реальном режиме – реальный режим внутри защищенного. © Шеломенцева И. Г. Архитектура 27

Пример Процессор Pentium IV от корпорации Intel. Это суперскалярный CISC процессор с 20 ступенчатым конвейером в котором реализованы такие технологии, как динамическое предсказание переходов, спекулятивное исполнение, исполнение с изменением последовательности инструкций. Команды процессора Pentium IV очень сложны и нерегулярны. Они содержат до шести полей (префикс, код операции, состояние, SIB, смещение, операнд), пять из которых факультативны. В процессоре используются все типы адресации. © Шеломенцева И. Г. Архитектура 28

Пример Процессор Ultra. SPARC III компании Sun. Также является I суперскалярным, однако построен на основе RISC-архитектуры. Имеет 14 -ступенчатый конвейер, обеспечивает динамическое | предсказание переходов. Все команды процессора имеют одинаковую длину (4 байта) и используют непосредственную или регистровую адресацию, за исключением трех типов команд обращающихся к памяти (команды загрузки, команды сохранения и одна команда синхронизации), которые используют индексную и относительную индексную адресации. © Шеломенцева И. Г. Архитектура 29

ОСНОВНАЯ ПАМЯТЬ © Шеломенцева И. Г. Архитектура 30

Принцип организации Память состоит из ячеек, каждая из которых может хранить некоторую порцию информации. Каждая ячейка имеет номер, который называется адресом. Ячейка - минимальная единица, которой можно обращаться. © Шеломенцева И. Г. Архитектура 31

Основные характеристики памяти • емкость - показывает максимальное количество бит, которые можно хранить в памяти; • разрядность - показывает количество бит, которые могут быть считаны одновременно; • время доступа - время, необходимое для чтения (записи) данных, хранящихся по случайному адресу; © Шеломенцева И. Г. Архитектура 32

Основные характеристики памяти • пропускная способность - показывает теоретический объем информации, который может быть прочитан из памяти (записан в память) в секунду; • временная диаграмма - характеризует количество тактов, которые необходимы процессору для выполнения четырех последовательных операций считывания данных. © Шеломенцева И. Г. Архитектура 33

Основные характеристики памяти по способу доступа Цикл обращения (access cycle) - время между двумя последовательными операциями чтения (записи). Различают полные и сокращенные циклы. При полном цикле обращения к памяти идут по случайным адресам, при сокращенном - по последовательным. © Шеломенцева И. Г. Архитектура 34

Основные характеристики памяти по способу доступа Асинхронный режим (asynchronous mode) – режим работы при котором выполнение каждой последующей операции начинается после приема сигнала, указывающего на окончание предыдущей. Синхронный режим (synchronous) режим, при котором выполнение каждой операции начинается в фиксированные моменты времени, определяемые специальным тактовым сигналом. © Шеломенцева И. Г. 35 Архитектура

Основные характеристики памяти по способу доступа Чередование (interleave) - способ ускорения работы памяти, основанный на предположении, что чтение информации происходит по последовательным адресам. Вся память делится на четное количество банков, а адресное пространство распределяется таким образом, что последовательные адреса находятся в разных банках. © Шеломенцева И. Г. Архитектура 36

Основные характеристики памяти по способу доступа Пакетный режим (burst mode) режим, при котором на запрос по конкретному адресу возвращаются не только данные, хранящиеся по этому адресу, но и пакет данных по нескольким последующим адресам. Конвейерный режим (pipeline) - метод доступа к данным, при котором можно продолжать операцию чтения по предыдущему адресу в процессе запроса по следующему. Архитектура © Шеломенцева И. Г. 37

Классификация основной памяти ROM (Read Only Memory), ПЗУ, Mask. ROM (Масочные ПЗУ) - память только для чтения. Память устроена в виде адресуемого массива ячеек (матрицы), каждая ячейка которого может кодировать единицу информации. Данные на ROM записывались во время производства путём нанесения по маске (отсюда и название) алюминиевых соединительных дорожек литографическим способом. © Шеломенцева И. Г. Архитектура 38

Классификация основной памяти PROM - (Programmable ROM), или однократно программируемые ПЗУ. В качестве ячеек памяти в данном типе памяти использовались плавкие перемычки. В отличие от Mask-ROM, в PROM появилась возможность кодировать ("пережигать") ячейки при наличии специального устройства для записи (программатора). PROM практически полностью вышел из употребления в конце 80 -х годов. © Шеломенцева И. Г. Архитектура 39

Классификация основной памяти EPROM (стираемые программируемые ПЗУ или электрически программируемые ПЗУ). В EPROM перед записью необходимо произвести стирание (соответственно появилась возможность перезаписывать содержимое памяти). Стирание ячеек EPROM выполняется сразу для всей микросхемы посредством облучения чипа ультрафиолетовыми или рентгеновскими лучами в течение нескольких минут. © Шеломенцева И. Г. Архитектура 40

Классификация основной памяти Flash (полное историческое название Flash Erase EEPROM). Память впервые была разработана компанией Toshiba в 1984 году, и уже на следующий год было начато производство 256 Кбит микросхем flash-памяти в промышленных масштабах. Во флэш-памяти используется несколько отличный от EEPROM тип ячейкитранзистора. © Шеломенцева И. Г. Архитектура 41

Классификация основной памяти RAM – Random Access Memory – память с произвольным доступом – ОЗУ. Оперативная память предназначена для хранения переменной информации и допускающая изменение своего содержимого в ходе выполнения процессором операций по обработке информации. © Шеломенцева И. Г. Архитектура 42

Классификация основной памяти Регистровая кэш-память – высокоскоростная память сравнительно большой емкости, являющаяся буфером между ОП и МП и позволяющая увеличить скорость выполнения операций. В кэшпамяти хранятся данные, которые МП получил и будет использовать в ближайшие такты своей работы. © Шеломенцева И. Г. Архитектура 43

Классификация основной памяти Кэш-память сама может состоять из двух (а в серверах - даже из трех) уровней: первого (L 1) и второго (L 2), также отличающихся своей емкостью и временем обращения. Уровень L 1, как правило, работает на частоте процессора, а уровень L 2 - на половине его частоты. © Шеломенцева И. Г. Архитектура 44

Классификация основной памяти По принципу записи результатов различают два типа кэш-памяти: • Кэш-память с «обратной записью» - результаты операций прежде, чем их записать в ОП, фиксируются в кэш-памяти, а затем контроллер кэш-памяти самостоятельно перезаписывает эти данные в ОП; • Кэш-память «со сквозной записью» - результаты операций одновременно, параллельно записываются и в кэш-память, © Шеломенцева И. Г. 45 Архитектура и в ОП.

Классификация основной памяти CMOS RAM (Complementary Metall-Oxide Semiconductor RAM) - память с невысоким быстродействием и минимальным энергопотреблением от батарейки. В ней хранятся параметры конфигурации компьютера, которые проверяются при каждом включении системы. © Шеломенцева И. Г. Архитектура 46

Классификация основной памяти Video RAM (VRAM). Видеопамять - специальная память, реализованная на плате управления дисплеем и предназначенная для хранения текстовой или графической информации, отображаемой на экране дисплея. © Шеломенцева И. Г. Архитектура 47

Классификация основной памяти Remote-boot PROM - специальная микросхема: - устанавливаемая на сетевой плате; - содержащая микропрограмму для загрузки компьютера по сети; - применяемая в бездисковых компьютерах. © Шеломенцева И. Г. Архитектура 48

Модели памяти Страничная модель памяти ОП делится на блоки фиксированного размера. Каждый такой блок называется страницей. Основное применение этой модели связано с организацией виртуальной памяти. © Шеломенцева И. Г. Архитектура 49

Модели памяти Страничная модель памяти В случае, если программа требует памяти больше, чем объем физической памяти, редко используемые страницы памяти записываются на жесткий диск в специальный файл виртуальной памяти (файл обмена, или страничный файл, или файл © Шеломенцева И. Г. 50 Архитектура подкачки, чаще swap-файл).

Модели памяти Страничная модель памяти Программа также разбивается на фрагменты - страницы. Все фрагменты программы одинаковой длины, кроме последней страницы. Говорят, что память разбивается на физические страницы, а программа - на виртуальные страницы. © Шеломенцева И. Г. Архитектура 51

Модели памяти Страничная модель памяти Трансляция (отображение) виртуального адресного пространства задачи на физическую память осуществляется с помощью таблицы страниц. Для каждой текущей задачи создается таблица страниц. Диспетчер памяти для каждой страницы формирует © Шеломенцева И. Г. 52 Архитектура соответствующий дескриптор.

Модели памяти Страничная модель памяти Дескриптор содержит так называемый бит присутствия. • Если он = 1, это означает, что данная страница сейчас размещена в ОП. • Если он = 0, то страница расположена во внешней памяти. © Шеломенцева И. Г. Архитектура 53

Модели памяти Страничная модель памяти Защита страничной памяти основана на контроле уровня доступа к каждой странице. Каждая страница снабжается кодом уровня доступа (только чтение; чтение и запись; только выполнение). © Шеломенцева И. Г. Архитектура 54

Модели памяти Страничная модель памяти Достоинство: минимально возможная фрагментация (эффективное распределение памяти). Недостатки: 1) потери памяти на размещение таблиц страниц 2) потери процессорного времени на обработку таблиц страниц. © Шеломенцева И. Г. Архитектура 55

Модели памяти Страничная модель памяти 3) Программы разбиваются на страницы случайно, без учета логических взаимосвязей, имеющихся в коде межстраничные переходы осуществляются чаще, чем межсегментные + трудности в организации разделения программных модулей между выполняющими процессами © Шеломенцева И. Г. Архитектура 56

Модели памяти Сегментно-страничный способ распределения памяти Программа разбивается на сегменты. Адрес, по-прежнему, состоит из двух частей - сегмент + смещение. Но смещение относительно начала сегмента может состоять из двух полей: виртуальной страницы и индекса. © Шеломенцева И. Г. Архитектура 57

Модели памяти Сегментно-страничный способ распределения памяти Для доступа к памяти необходимо: 1) вычислить адрес дескриптора сегмента и прочитать его; 2) вычислить адрес элемента таблицы страниц этого сегмента и извлечь из памяти необходимый элемент; 3) к номеру (адресу) физической страницы приписать номер (адрес) ячейки © Шеломенцева И. Г. 58 Архитектура в странице.

Модели памяти Сегментно-страничный способ распределения памяти Недостаток Задержка в доступе к памяти (в три раза больше, чем при прямой адресации). Чтобы избежать этого вводится кэширование (кэш строится по ассоциативному принципу). © Шеломенцева И. Г. Архитектура 59

Модели памяти Плоская модель памяти Если считать, что задача состоит из одного сегмента, который, в свою очередь, разбит на страницы, то фактически мы получаем только один страничный механизм работы с виртуальной памятью. Это подход называется плоской памятью. © Шеломенцева И. Г. Архитектура 60

Модели памяти Плоская модель памяти Достоинства: При использовании плоской модели памяти упрощается создание и ОС, и систем программирования. уменьшаются расходы памяти на поддержку системных информационных структур © Шеломенцева И. Г. Архитектура 61

Физическая организация основной памяти • Типы основной памяти • Микросхемы памяти • Модули памяти © Шеломенцева И. Г. Архитектура 62

Типы основной памяти Статистическая (SRAM – Static RAM). Элементы ячейки построены на различных вариантах триггеров – схем с двумя устойчивыми состояниями. Ячейки статистической памяти имеют малое время срабатывания (единицы – десятки наносекунд), однако микросхемы на их основе имеют низкую удельную плотность данных (порядка единиц Мбит на корпус) и высокое энергопотребление. © Шеломенцева И. Г. Архитектура 63

Типы основной памяти Динамическая (DRAM – Dinamic RAM). В динамической памяти ячейки построены на основе областей с накоплением зарядов, занимающих гораздо меньшую площадь, чем триггеры, и практически не потребляющая заряда при хранении. © Шеломенцева И. Г. Архитектура 64

Типы основной памяти Ячейки динамической памяти имеют большее время срабатывания (десяткисотни наносекунд), но большую удельную плотность (порядка десятков Мбит на корпус) и меньшее энергопотребление. © Шеломенцева И. Г. Архитектура 65

Типы основной памяти Энергонезависимая память. Динамическая и статическая памяти сохраняют информацию только при наличие питания. Этого недостатка лишена энергонезависимая память. Она разделяется на перепрограммируемую (записанная информация может быть изменена) и не перепрограммируемую (изменить записанную информацию невозможно). © Шеломенцева И. Г. Архитектура 66

Логическая организация памяти © Шеломенцева И. Г. Архитектура 67

Логическая организация памяти Стандартная оперативная память (Conventional Memory). Стандартная память начинается от адреса 0000: 0000 и продолжается до адреса А 000: 0000, занимая 640 Кбайт. Этот невысокий предел был установлен процессорами 8088 и 8086. эти процессоры имели 20 разрядную адресную шину и поэтому могли адресовать только 1 Мбайт оперативной памяти. © Шеломенцева И. Г. Архитектура 68

Логическая организация памяти Стандартная оперативная память (Conventional Memory). В стандартной памяти расположена таблица векторов прерываний, область данных BIOS). Таблица занимает 1 Кбайт и начинается с адреса 0000 h: 0000 h. BIOS занимает 768 байт. Остальная область (примерно 576 Кбайт) принадлежит © Шеломенцева И. Г. 69 Архитектура только программам и данным

Логическая организация памяти Верхняя память (UMA – Upper Memory Area) – это участок памяти от 640 Кбайт до 1 Мбайта. Эта память располагается по адресам от А 0000 h до FFFFFh. Ее размер составляет 384 Кбайт. Здесь располагается информация, которая служит для сопряжения прикладных программ с картами расширения (видеопамять, ПЗУ BIOS – область программ начальной загрузки ОС). © Шеломенцева И. Г. Архитектура 70

Логическая организация памяти Дополнительная память (EMS – Expanded Memory Specification) метод, позволяющий заполнить «дыры» , оставшиеся в верхней памяти. Расширенная память XMS. Основная и верхняя память занимают 1 Мбайт памяти в общей сложности. Что бы работать с областью свыше 1 Мбайта, процессор должен работать в защищенном режиме. Эта область называется дополнительная память (XMS). © Шеломенцева И. Г. 71 Архитектура

МАТЕРИНСКАЯ ПЛАТА © Шеломенцева И. Г. Архитектура 72

Материнская плата – системная печатная плата с центральным процессором и поддерживающими его микросхемами. Гнезда для установки процессоров могут выполняться в виде сокет (матрица контактов процессора) или слот (картридж для установки процессора) модификации. © Шеломенцева И. Г. Архитектура 73

Чипсет (Chipset) Чипсет (системная логика) – набор микросхем, обеспечивающих согласованную работу устройств компьютера. Набор чипов колеблется от 1 до 4. Чипсет обычно состоит из двух чипов: • North Bridge (NB, северный мост) – обслуживает центральные устройства; содержит контроллеры основной памяти, AGP – шины, системной шины и шины памяти. • South Bridge (SB, южный мост) – содержит контроллеры устройств ввода/вывода и стандартных периферийных устройств. По низкоскоростной шине контроллеры SB управляет FDD, клавиатурой (KBC – Keyboard Controller), портом мыши PS/2, системными часами (RTC – Real Time Clock), коммуникационными портами (COM и LTP), шинами SMBus (используются для мониторинга). © Шеломенцева И. Г. Архитектура 74

Характеристики материнской платы Параметры, определяемые чипсетом: • Типы поддерживаемых МП (обычно чипсет поддерживает несколько типов МП). • Поддержку многопроцессорной конфигурации. • Максимальную внешнюю частоту FSB. • Логику коммутации устройств между собой. • Типы основной памяти и максимальные ее размер. • Скорости работы с каждым типом памяти, определяемые тактовыми диаграммами. • Поддержку AGP. • Максимальное число слотов шины PCI, ее версию и режимы. • Тип дискового интерфейса и его режимы. • Поддержку ARM – портов, которые дают возможность использовать ARM – модемы и звуковые карты. © Шеломенцева И. Г. Архитектура 75

ШИНЫ И ИНТЕРФЕЙСЫ © Шеломенцева И. Г. Архитектура 76

Системная шина Шиной называют группу линий передачи информации, объединенных общим функциональным признаком. Системная шина – основная интерфейсная система компьютера, обеспечивающая сопряжение и связь всех его устройств между собой. Линии шины делятся на четыре группы в зависимости от типа передаваемых данных: • Линии данных, которые образуют шину данных • Линии адреса, образующие шину адреса • Линии управления, образующие шину управления © Шеломенцева И. Г. 77 Архитектура • Линии питания

Системная шина Шины компьютера различаются по своему функциональному назначению: • Системная процессорная шина. Эту шину используют микросхемы Chipset для обмена информацией с процессором • Шина кэш-памяти. Эта шина предназначена для обмена информацией между процессором и кэш памятью • Шина памяти используется для обмена информацией между оперативной памятью и процессором • Шины ввода/вывода Шины ввода-вывода подразделяются на два типа: • Шины расширения • Локальные шины © Шеломенцева И. Г. Архитектура 78

Характеристики шин Разрядность шины показывает объем информации, который передается по шине одновременно. Принято под разрядностью шины понимать разрядность шины данных. От разрядности шины зависит еще одна характеристика. Это пропускная способность, которая показывает количество бит информации, передаваемых по шине за секунду. Для нахождения пропускной способности необходимо умножить разрядность шины на ее тактовую частоту. © Шеломенцева И. Г. Архитектура 79

Интерфейсы Интерфейс в общем случае определяет место или способ соединения, соприкосновения, связи. Интерфейс в этом случае – способ взаимодействия физических устройств. Интеpфейс ESDI использует общий 34 -пpоводной кабель упpавления и 20 -пpоводные индивидуальные кабели данных. Интеpфейс SCSI является унивеpсальным интеpфейсом для любых классов устpойств. В отличие от ST 412/ST 506 и ESDI, в SCSI отсутствует оpиентация на какие-либо конкpетные типы устpойств - он лишь опpеделяет пpотокол обмена командами и данными между pавнопpавными устpойствами. Интеpфейс IDE пpостой и недоpогой интеpфейс для PC AT. Все функции по упpавлению накопителем обеспечивает встpоенный контpоллеp, а 40 -пpоводной соединительный кабель является фактически упpощенным сегментом 16 -pазpядной магистpали AT -Bus (ISA). © Шеломенцева И. Г. Архитектура 80