Syllabus 1 2 1 Course Title 고급 실험과 고급물리

Syllabus(1/2) 1. Course Title : 고급 실험과 고급물리 실험 2. Course Description : 기본 전자학과 고체시료 준비/측정 3. Reference Books : 자료 제공, The Art of Electronics (by Horowitz) 4. Pre-requisite : 기초 전자학 5. 실험실 1) 기본전자학 : 24동 114호 2) 고체시료 준비와 측정 : 22동 419호 또는 해당 장비가 설치된 곳 6. Course Meetings 1) 조교와 1 주전에 약속한 시간 2) 학기 중간에 초청연사의 강의가 있을시에는 이메일로 통보

Syllabus(2/2) 7. 담당 교수 : 홍승훈 1) Office : 56 -311 (Phone : 880 -1343, shong@phya. snu. ac. kr) 2) Office Hour : Wed 3: 00 PM~4: 00 PM 8. 도움을 받을 수 있는 분들 1) 담당조교 : 손수한(010 -9533 -2034, nasoohan@gmail. com) 2) 기 본 전 자 학 실 험 부조교 : 김 정 수 (010 -2255 -3582, treetr@snu. ac. kr) 3) 물리과 실험시설 책임자 : 현기식(02 -880 -6617, hgs@snu. ac. kr)

강의 계획서(1/2) 주 (날짜 ) 제목 내용 1) 기본 전자학 교육 : Orientation, 조짜기, Labnote 작성법, BNC 만들기, 악어집게 만들기, Soldering Kit 사용법, 기본 전자학 내부저항 측정, BNC Transistor Circuits. (24 -114호 전자학 실 2) 개별 부품의 특성 측정: input/output 저항, 흘릴수 있는 최대전류, 동작 특성 곡선 1 ~ 5주 험실, 화재경보기용 3) 회로제작 : 주어진 회로에, OP-Amp negative feedback 회로를 최소한 1가지씩 추가할 것. 회로 제작과 특성측 4) 3 D프린터를 이용한 케이스 제작 : CAD를 이용한 케이스 디자인, 3 D프린터를 이용한 케이스 제작 정) 5) 화재경보회로 동작특성 측정 : input 범위, output특성, 노이즈 특성 측정 6) PSPICE 시뮬레이션 : PSPICE를 이용하여 시뮬레이션 수행 6주 (Evaluation 1) 1) 랩 노트 평가 (20점) 2) 발표 평가 (20점) : 기본전자학 실험 결과 보고(15점) + 고체시료 제작분석 실험 계획(5점) -실험종목중 최대 3개 실험까지 선택가능(아래의 리스트는 변동 가능. 실험 2주차에 선택) -장비 매뉴얼에 있는 내용 이외에 새로운 점(샘플/방법/장비 등)을 1가지는 고안해서 넣어야 함. -최종 데이타는, 장비에 한정된 데이타가 아니라, 누구나 검지할 수 있는 물리량이어야함. 고체시료 제작 및 분 6~15 석 (대부분 22동 419호 고급물리실험실) -필요하면, 친구/동료/조교한테 문의 가능. 단, 실험은 직접해야함. 종목 선정후에 해야할일 -실험 디자인 : 의미가 있는 목표 선정, 구체적인 공정/순서 결정, 필요한 부품 선정 -실험 수행 : 수행하면서 발생하는 문제에 대해서, 문의/문헌조사 등을 통해서 해결 -데이타 분석 : 에러 바, 데이타의 의미 명확히 파악, 기존 데이타와 비교, 가능한 에러의 원인 파악 [고급 전자학] 1) 고급 전자학 (Lock-in Amplifier and Oscilloscope)

강의 계획서(2/2) 주 (날짜 ) 제목 내용 [미세 고체 시료 제작 및 측정] 2) 마이크로 전자회로 : Microfabrication (Spin Coating, Exposure, Baking, Developing), Thermal Evaporation, 표면 처리 기술(cleaning, stamping, 바이오 칩 표면처리, contact angle 측정, 형광현미경), 분석(4 -probe를 이용한 비저 항 측정, IV, CV, AFM, SEM, 비저항값, 노이즈 특성 측정, 형광현미경) [고체시료 제작 및 측정] 3) X-ray Diffraction, ; 4) Hall Effect; 5) 자기저항 효과; 6) 자기 감수율(magnetic susceptibility) 고체시료 제작 및 분 7) 패러데이 효과; 8) 1/f 노이즈 특성 분석; 9) 초음파의 전달 6~15 석 10) 초음파에 의한 찬 빛 발생; 11) 초전도 현상; 12) 조셉슨 효과 (대부분 22동 419호 13) 초전도 양자 간섭 장치; 14) 열음향 효과 고급물리실험실) 15) 바이오 칩을 이용한 바이오 분자간 상호작용 측정(바이오/세포칩과 형광현미경) : stamping으로 패터닝해 서 흡착 상수 계산, 세포를 생장해서 기판의 종류에따른 세포 흡착률 생장 특성 분석, Ca이온 어세이 16) 세포막 내의 분자 운동(형광현미경, FRAP 실험) 17) 레이저 분광학 또는 라만(일부 구비 or 공동장비) 18) 핵자기 껴울림(NMR) (일부 구비) 19) 전자스핀 껴울림(EPR) (일부 구비) 20) 압전 현상(일부 구비) 10주 (Evaluation 2) 15주 (Evaluation 3) 1) 중간 발표 평가(10점) 1) 랩노트 평가(20점) 2) 발표 평가(30점)

• • • 평가 방법 평가 (100점 만점, 절대평가) 1. 개인별 랩 노트 평가(40점=20점x 2회) 2. 발표 (60점=20점+10점+30점) 실험결과, 논문에 발표할 정도의 결과를 얻을 경우, 무조건 조전체 A+ 수행한 실험종목수가 얼마나 많은지는 평가기준이 아님 발표평가 채점기준 -전자학 발표 : 회로작동(7)+새로운 회로와 창의성(3)+발표(5) -실험발표 : 실험디자인(5점, 실험 계획 발표) +문제해결(10점, 중간발표) +실험결과와 데이타 분석(15)+창의성(10)+발표(5) 출석 : 1주동안 무단으로 실험을 수행하지 않은 경우, 총점에서 10점씩 감점, 3주 무단으로 빠지면 F 랩 노트 복사 시 과목 전체 F 수강 자격 제한 • 장기 연수, 학회 참석, 등의 사유로 4주 이상 실험을 빠져야 할 경우 수강할 수 없음. 조편성 • 2~3명씩 1개조 • 3월 9일 수요일까지 담당 조교한테 이메일로 알려줄 것.

랩노트 작성법 내용) • 날짜 • 실험주제 명 • 같이 실험한 사람들 • 그날 한 실험의 방법 및 조건을 기재. • 실험 결과를 간략히 기재 (결과의 예를 프린트해서 붙일 것. ) • 결과에 대한 간단한 평가 Example) June 26, 2005 XRD Measurement (with Tom, Janet, Albert) 1. Measured XRD in Rm…. 2. …. (평가 기준) 내용 포함 여부

전압신호를 처리하는 모듈의 기본특성 (Thevenin’s Theorem 참조) 단위 DC 회로 Vin (Input 신호, 회로가 읽는 신호) Rin (Input 저항) Rout (Output 저항) V 0 Vout (Output 신호, 회로가 실재로 밖에 내보내는 신호) (회로가 내보 내려는 신호) - 대부분의 회로는, 전압신호(Vin)를 받아서, 어떤 연산을 한 후에, 결과 전압(Vout)을 다음 회로에 전달하는 역할을 하는 모듈을 조합하여 구성한다. - 이때, input 저항과 output 저항이 매우 중요한 역할을 한다.

전압신호 처리 모듈의 연결 방법 단위 회로 1 R 1 out V 1 in 단위 회로 2 R 2 out R 1 in V 2 in V 10 R 2 in V 0 • (단위회로 1)이 V 10라는 신호를 만들어서 (단위회로 2)에 전달하려고 하나 , 실재로 (단위회로 2)가 읽어 들이는 신호 V 2 in는 V 2 in=V 10 x R 2 in / (R 1 out + R 2 in) • 단, R 1 out << R 2 in 이면, V 2 in ~ V 10가 되어 신호가 제대로 전달된다. • 따라서, 모듈연결의 기본 원칙은, 신호를 받는 모듈의 input 저항은 가능한 한 크게 하고, 신호를 주는 모듈의 output 저항은 작게 해야 한다. (R 1 out << R 2 in) • 보통 input 전류가 작을수록 input 저항이 크다. • 보통 output 전류를 많이 끌어 낼 수 있는 회로 일수록 output 저항이 작다.

Diode (Ref : The Art of Electronics by Horowitz) IR (Leakage Current) VF (Diode Voltage Drop~0. 6 V) VR(max) (Breakdown Voltage) Golden Rule I VF VR V IR Large Reverse -R~0 - voltage drop = VR - Usually, it breaks down. Reverse - R ~ infinite - I = IR (leakage current) Forward Bias: -R~0 - voltage drop = VF

다이오드 특성의 예 Continuous mode operation 조건 순간 최대값 순방향->역방향 시간

Hal-wave Rectifier Vi +: Vi-0. 6 -: 0 +: Vi-0. 6= Vi-0. 6 -0 + - 0 +: 0 - : 0=0 -0 forward bias : 전선으로 연결된 것으로 간주, 0. 6 V 정도 전압강하 reverse bias : 아예 끊어진 것으로 간주

Bipolar Transistor (BJT) (참고자료: The Art of Electronics by Horowitz) 1. 2. 3. 4. 5. 화살표 있는 부분이 Emitter이고 forward bias IE=IC + IB VB ~ VE + VF(diode voltage drop~0. 6 V for npn) if |VB-VE|>|VF| IC=h. FEIB (h. FE 또는 b : current gain. ) Ebers Moll Equation cf. ) Note) 1. IC, IB, VCE, power (ICVCE), temperature, VBE, 등은 모두 최대값이 있다. 2. Input 저항이 작다. 3. 큰 전류를 흘릴 수 있다.

Golden Rule IC VCE IC VF VF IE = IC+IB Near Zero : R ~ infinite VCE Large C Bias : IC = h. FEIB

Inverter Assume VF=0. 6 V i) If Vin = 5, • VE=0, thus VB=0. 6 V • IB= (Vin-VB)/R 1=(Vin-0. 6)/R 1 • IC= h. FE x IB= h. FE(Vin-0. 6)/R 1 • Vout = 5 - R 2 x IC = 5 – R 2 x h. FE x (Vin-0. 6)/R 1 • 위의 식으로 계산하면 Vout 이 0 보 다 작은 매우 작은 값이 나온다. 그러나, Vout의 최저치는 0 이므로, Vout ~0 if h. FE is very large R 2 C R 1 B E ii) If Vin = 0 • IB = 0 • IC=0 • Vout = 5 V

Golden Rule for FET n-MOSFET Saturation Region: Constant Current Source Linear Region : Variable Resistor 1. VGS controls the ID. 2. Very small (or zero) IB ->large input resistance. (For BJT, IB controls the IC VDS = VD - VS VGS = VG - VS VT : threshold voltage) 1. For p-type FET, switch the volatage polarity like GS->SG and DS->SD 2. VT: positive for MOSFET, negative for JFET VDS = VGS-VT ID Linear : Small VDS Saturation : Large VDS

n-Channel JFET 동작특성 VDS = VGS-VT 1. Gate는 항상 reverse bias. 2. VT (threshold voltage)<0, VDS(sat) (saturation voltage) = VGS-VT 3. Transconductance gm 정의 : gm = id/vgs 4. 동작특성 (IDSS : VGS = 0일 때의 Saturation Drain Current ID(SAT)) 영역 조건 Approximate Circuit 동작특성 Cut-off VGS<VT Open Circuit ID=0 Linear (작은 VDS) VGS> VT VDS < (VGSVT) 가변저항 VGS > VT 전류소스 VDS > (VGSVT) (참고) p-channel JFET의 경우, GS->SG, DS->SD 등으로 polarity만 바꿔서 식 사용 가 Saturation (큰 VDS)

n-MOSFET 동작특성 Saturation Region: Constant Current Source Linear Region : Variable Resistor Regions Conditions Approximate Circuit 동작특성 Cut-off VGS<VT Open Circuit ID=0 Variabel Registor Linear (Small VDS) VGS> VT VDS < (VGSVT) Saturation (Large VDS) VGS > VT VDS > (VGSVT) Current Source : 1. For p-type FET, switch the voltage polarity like GS->SG and DS->SD 2. VT : positive or negative for MOSFET, negative for JFET

JFET 회로의 예 : Current source 1. VT < 0 for n-JFET 2. VGS=0 > VT, (VGS-VT) > 0 3. +V가 높지 않으면, VDS < (VGS-VT)이기 때문에, 트 랜지스터는 저항 으로서 동작 4. (VDS > VGS-VT)이도록 +V를 충분히 높이면, 전류 소스로 동작

Switches S D G FET on (Linear) FET off D G MOSFET analog switch. S - 15 V (VGS >VT) : Linear, R ~ 1/(VGS-VT)) - Ground (VGS<VT) : Cut off

Complementary MOS Inverter =5 V S p-MOS (Load) D D S n-MOS (Driver) 1) If Vin = 5 V (input high), -> VGSn = 5 V > |VTn| VSGp = 0 V < |VTp| -> n-MOS: ON with a small R p-MOS: OFF with an infinite R -> NO Current -> Vout = 0 (output low) 2) If Vin = 0 V (input low), -> VGSn = 0 V < |VTn| VSGp = 5 V > |VTp| -> n-MOS: OFF with an infinite R p-MOS: ON with a small R -> NO Current -> Vout = 5 V (output high) No static power consumption for CMOS Circuits. -> Integrated Circuits for Computer Processors.

CMOS Logic Circuit in CMOS Architecture 1. p. MOS : • First, take the inverse of ‘each’ variable • ‘OR’ : parallel connection • ‘AND’ : Serial Connection 2. n. MOS : • First, take the inverse of the entire function. • ‘OR’ : parallel connection ‘AND : serial connection VDD NAND Gate A B Z Z A B VDD NOR Gate A B A Z B Z Note) 1. The logic functions are implemented twice, once in NMOS and once in PMOS devices. 2. Zero static power dissipation. 3. All devices can be the same size and circuit functions correctly. 4. The output of a logic circuit is connected to the input of the next logic circuit.

Transistors 비교 정리 Input BJT JFET MOSFET IB VG VG 장점 Output 단점 IC • 많은 전류를 흐를 수 있다. • Input과 output의 신호의 polarity가 같 아서 다음 단계 회로 연결이 용이. • 주로 high power 회로에 많이 응용. • base 전류가 많아 power 소모가 크다 IDS • • 많은 전류를 흐를 수 있다. 낮은 gate 전류 높은 input 저항 Constant current source 등에 응용 • Input와 output의 polarity가 달 라서 다음 단계 회로 연결이 불 편. IDS • • 원칙적으로 gate 전류는 0. gate power dissipation 이 없음. input 저항 무한대 • 흘릴 수 있는 전류 용량이 상대 적으로 낮다. 컴퓨터 논리 회로에 응용

트랜지스터 요약 1. npn BJT 1) IE=IC + IB 2) VB ~ VE + 0. 6 (diode voltage drop) if |VB-VE|>|VF| 3) IC=h. FEIB (h. FE 또는 b : current gain. ) npn BJT 2. n-channel FET Digital 회로 특성 영역 조건 Approximate Circuit Off Cut-off VGS<VT Open Circuit Linear (작은 VDS) VGS> VT VDS < (VGS-VT) 가변저항 Saturation (큰 VDS) VGS > VT VDS > (VGS-VT) 전류소스 On 1. pnp BJT 또는 p-channel FET의 경우 polarity만 반대로 2. VT : positive or negative for MOSFET, negative for JFET n-MOSFET

Golden Rule for OP-Amp Circuits Input Vin(+) output Vin(-) Vout 1) Open Loop Circuits 동작특성 Vout = AOL x (Vin(+) – Vin(-) ) - AOL : open loop voltage gain (>10000) - VEE< Vout <VCC 2) Negative Feedback Circuits(Vout → Vin(-))에서의 동작특성 (Rule 1) 두 input 단자간의 전압차는 0 : Vin(+) = Vin(-) (Rule 2) Input 단자로는 전류가 전혀 흐르지 않는다. (no input currents). (Rule 3) input 단자 : Zin (input impedance)~ infinite, output 단자 : Zout (output impedance) ~ 0 - (주의) a) 실재 칩에서는, OP Amp마다 input 단자간 전압이 약간 다를 수 있고 (Voffset), input 단자로 약간의 전류가 흐를 수 있다 (Ioffset). b) 실질적으로는 Output으로 흐를 수 있는 최대 전류가 있다. c) input 저항이 매우 크고, output 저항이 작기에 analog 회로를 단계별로 만들어서 계 속 연결할 때 가장 편함.

Open Loop Application: Comparator (비교기) Vin(+ ) Vout=gain*(Vin(+) - Vin(-)) 단, Vout 의 변화는 -15와 15 사이로 제한됨.

Feedback Circuit with Amplifier

Negative Feedback Circuit using OP-Amp AOL (Note) -Negative Feedback Circuit : output voltage Vout을 저항 등 passive component를 통해서 Vin(-)단자로 연결 - Negative feedback 이 걸렸기에, Vin(+) ~ Vin(-)일 때까지 Vout 이 변함

Inverting Amplifier (반전증폭기) VA = VB = 0 : Rule 1 I = (Vin-0)/R 1= Vin/R 1 Vout = 0 -I x R 2=-(R 2/R 1)Vin

Non-inverting Amplifier (비반전증폭기) VA = Vin : Rule 1 VA = Vout x (R 1/(R 1+R 2)) : voltage divider Vout = Vin x (1 + R 2/R 1)

(가산 회로) 0 0 0 i 4 0 Vout =-i 4 R 4 =-(i 1+i 2+i 3)R 4=-R 4(V 1/R 1+V 2/R 2+V 3/R 3) (차동 증폭기) (V 2 -V 1)R 2/R 1

(미분 회로) (적분 회로) constant

PID controller

저항 변화식 화재 경보기 회로도

센서 경보기 제작에 활용가능한 부품의 예 Type 상품명 가변저항 Hongxing H 3296 W Series 2 MΩ 저항 200 W 전해질 캐패시터 50 V, 10 m. F 전해질 캐패시터 50 V, 100 m. F LED 멀티 5색 부저 GEC 09 D 정전압 레귤레이터 7806 정전압 레귤레이터 7808 정전압 레귤레이터 7805 슈미트 트리거 SN 74 HC 14 op-amp LM 358 N 스위치 Toggle 2단 3 P WTS-3203 S USB 컨넥터 DS 1097 -W USB 컨넥터 DS 1095 -W PCB기판 A 1 -50 X 50 -양면

PSPICE를 이용한 Circuit Simulation 1. Oracle사 웹사이트에서 학생용 프로그램 다운로드하여 설치하여 사용 http: //www. orcad. com/buy/try-orcad-for-free 2. 기본적인 사용법 a) "File->New->Design"에 의해 새로운 회로 디자인 CAD 파일 생성 b) "Place->PSpice Component"에 의해 새로운 회로 부품을 생성 c) 필요하면 "Place->Wire"를 이용해 부품간의 도선(wire) 연결. d) 왼쪽 위의 toolbar에서 "voltage lever marker" 등 원하는 마커를 골라서, 회 로에서 읽고 싶은 부분에 연결 e) 왼쪽 위의 toolbar에서 "Run PSpice"를 눌러서, 회로 시뮬레이션 구동 f) 왼쪽 위의 toolbar에서 "View Simulation Results"를 눌러서, 시뮬레이션 결 과 그래프 보기 3. 예제와 회로 설명은, "Help->Learning PSPICE->Basic. Electronics"에 나 와 있음. -처음에는, 설명중에 나와있는 Design을 클릭해서 Design파일을 열어서, 위 의 e), f)를 해보는 것이 좋음.

보충자료

저항 변화식 화제 경보기를 위한 다른 회로의 예 16 ~ 19 V (9 V battery 2 ea) On/Off Switch Schmitt Trigger (If V 1 < (V 14+V 7)/ 2 , V 2=V 7 If V 1 > (V 14+V 7)/ 2 , V 2=V 14) 16 ~ 19 V o OP Amp를 이용한 비반전 증폭기(x 2) i SN 74 HC 14 1 2 3 4 5 6 7 200 W 1 2 i 3 4 200 W 8 7 6 5 LM 358 N 1 3 i o i i 7806 14 13 12 11 10 9 8 7808 i 1 o 3 o 1 2 2 Sensor o 7805 3 2 LED i o 100 m. F 0 V 10 m. F USB Connector Adjustable Resistor (1. 15 Rsensor) Buzzer 100 m. F 780 X : X volt regulartor (V 2: ground, V 1: 일정전압이상의 전압) 100 m. F 10 m. F

바이메탈식 화재 경보기 회로도의 예 8~10 V (9 V battery 1 ea) On/Off Switch 1 2 50 R 4304 (바이메탈) LED Buzzer