Скачать презентацию Память в вычислительных системах Кафедра ВТ Туляков В Скачать презентацию Память в вычислительных системах Кафедра ВТ Туляков В

Память в вычислительных системах.ppt

  • Количество слайдов: 59

Память в вычислительных системах Кафедра ВТ, Туляков В. С. Память в вычислительных системах Кафедра ВТ, Туляков В. С.

Характеристики запоминающих устройств n n n n Емкость. Разрядность. Способ доступа. Физический тип или Характеристики запоминающих устройств n n n n Емкость. Разрядность. Способ доступа. Физический тип или тип носителя. Быстродействие. Способ организации. Стоимость.

Простейшее ЗУ и его диаграмма работы Быстродействие Простейшее ЗУ и его диаграмма работы Быстродействие

Иерархия ЗУ Прирост быстродействия ЗУ 9% в год или удвоение за 10 лет, Увеличение Иерархия ЗУ Прирост быстродействия ЗУ 9% в год или удвоение за 10 лет, Увеличение разрыва в быстродействии ЗУ и процессора 50% в год. Падение стоимости.

Классификация полупроводниковых ЗУ Энергонезависимые Энергозависимые организация Классификация полупроводниковых ЗУ Энергонезависимые Энергозависимые организация

Оперативная память n RAM (Random Access Memory) – память с произвольным доступом. Динамическая DRAM Оперативная память n RAM (Random Access Memory) – память с произвольным доступом. Динамическая DRAM Транзистор и конденсатор Оперативная память Статическая SRAM Триггер Кэш-память

SRAM В основном применяется для организации кэш-памяти и других специальных типов памяти. SRAM В основном применяется для организации кэш-памяти и других специальных типов памяти.

Способы организации ЗУ n n n n n Структура 2 D; Структура 3 D; Способы организации ЗУ n n n n n Структура 2 D; Структура 3 D; Структура 2 DM; Блочные структуры; Структура видеопамяти; Буфер FIFO; Буфер LIFO; Буфер круговой; Кэш память;

Структура 2 D Однокоординатная выборка n ЗЭ образуют прямоугольную матрицу Число слов Разрядность Применяется Структура 2 D Однокоординатная выборка n ЗЭ образуют прямоугольную матрицу Число слов Разрядность Применяется в ЗУ малой емкости Недостатки: - Сложный дешифратор; - Матрица не квадратная и при большой емкости матрица приобретает вид полосы. Для хранения 1 К слов дешифратор с 1024 выходами.

Структура 3 D n Используется принцип двухкоординатной выборки. Применяется в ЗУ с многоразрядной – Структура 3 D n Используется принцип двухкоординатной выборки. Применяется в ЗУ с многоразрядной – слойной организацией. Недостаток – сложность ЗЭ Для хранения 1 к слов – два дешифратора с 32 выходами.

Структура 2 DM n Сочетает достоинства двух предыдущих. Структура 2 DM n Сочетает достоинства двух предыдущих.

Блочные структуры ЗУ n С увеличением емкости матрицы ЗЭ возрастают длины линий выборки и Блочные структуры ЗУ n С увеличением емкости матрицы ЗЭ возрастают длины линий выборки и записи-считывания и емкостные нагрузки на них. В результате снижается быстродействие. Память делят на блоки или банки определенного размера К адресу 2 DM добавляют номер блока.

Блочная организация оперативной памяти Пока идет регенерация в одном банке, можно работать с другим Блочная организация оперативной памяти Пока идет регенерация в одном банке, можно работать с другим банком.

Увеличение разрядности памяти на ИС Увеличение разрядности памяти на ИС

Много портовые ОЗУ n Обеспечивают возможность одновременного доступа к памяти двух устройств (Процессоров). Проблемы Много портовые ОЗУ n Обеспечивают возможность одновременного доступа к памяти двух устройств (Процессоров). Проблемы возникают, если устройства обращаются к ячейке с одним адресом, но такая вероятность не более 0. 1%. .

Буфер FIFO ЗУ для хранения очередей данных. Принцип - первый вошел первый вышел. Возможен Буфер FIFO ЗУ для хранения очередей данных. Принцип - первый вошел первый вышел. Возможен разный темп записи и считывания. В начале работы CTR обнуляются При CTR 1=CTR 2, то буфер полон. Прием данных запрещен. При CTR 1=CTR 2=0, то буфер пуст и чтение запрещено. Применяются в МАС контроллерах, обеспечивающих Ethernet связь.

Буфер LIFO ЗУ работает по принципу последний пришел, первый вышел. Стековая память. Применяется для Буфер LIFO ЗУ работает по принципу последний пришел, первый вышел. Стековая память. Применяется для сохранения состояния регистров процессора при обработке прерываний.

Круговой буфер Применяется при решении задач цифровой обработки сигналов, обеспечивая задержку данных для реализации Круговой буфер Применяется при решении задач цифровой обработки сигналов, обеспечивая задержку данных для реализации алгоритмов ЦОС. Работает по принципу – сначала чтение. По нулевому адресу записываютcя входные данные, из этой же ячейки считываютcя выходные в режиме Read First.

Схема взаимодействия процессора ОЗУ и кэш-памяти Процессор имея адрес нужной информации сначала обращается к Схема взаимодействия процессора ОЗУ и кэш-памяти Процессор имея адрес нужной информации сначала обращается к кэш памяти. По тегу определяется Есть информация в кэш или нет. Если есть, то HIT – кэш попадание.

Запоминающий элемент КМОП Статическая память Т 1 и Т 2 – транзисторы малой мощности. Запоминающий элемент КМОП Статическая память Т 1 и Т 2 – транзисторы малой мощности. Т 3 – имеет мощность большую, чем Т 1, Т 2 для обеспечения режима Переключения. Запись Считывание

Асинхронная статическая память В данной схеме применяется мультиплексирование шины ввода-вывода данных DIO 256 К Асинхронная статическая память В данной схеме применяется мультиплексирование шины ввода-вывода данных DIO 256 К на 4 = 1 Мбит. Структура 3 D. Режим понижения мощности рower-down (65% снижение потребляемой мощности).

Статическая память КМ 185 РУ 7 256 слов по 4 разряда. Выборка 45 нс. Статическая память КМ 185 РУ 7 256 слов по 4 разряда. Выборка 45 нс.

Статическая память КМ 185 РУ 7 256 слов по 4 разряда. Выборка 45 нс. Статическая память КМ 185 РУ 7 256 слов по 4 разряда. Выборка 45 нс. Выход с 3 -мя состояниями

Статическая память КМ 185 РУ 7 Статическая память КМ 185 РУ 7

Синхронная статическая память 9 RG си RG При добавлении выделенных регистров, работающих по переднему Синхронная статическая память 9 RG си RG При добавлении выделенных регистров, работающих по переднему фронту синхросигнала – в действия с блоком памяти будут привязаны к СИ

Искусственная энергонезависимость статических ЗУ для КМОП Uрезерва меньше напряжения основного Uсс Желательно быстрее реагировать Искусственная энергонезависимость статических ЗУ для КМОП Uрезерва меньше напряжения основного Uсс Желательно быстрее реагировать на изменение питания. Триггер управления реле Электронное реле Схемы подключения резервных источников питания

Искусственная энергонезависимость статических ЗУ – NV-SRAM Выпускаются с 1996 г. Схема Контроля За питанием Искусственная энергонезависимость статических ЗУ – NV-SRAM Выпускаются с 1996 г. Схема Контроля За питанием NV-SRAM – Non volatile SRAM Статическое ЗУ ПЗУ Блок управления U low

Динамические ЗУ. Базовая структура запоминающей ячейки Позволяет на кристалле изготовить в 5 раз больше Динамические ЗУ. Базовая структура запоминающей ячейки Позволяет на кристалле изготовить в 5 раз больше запоминающих элементов, чем в статических ЗУ. Поэтому динамические ЗУ дешевле статических. Элемент памяти Конденсатор в структуре кристалла Регенерация заряда емкости через 2 -3 миллисекунды. Считывание разрушает емкость хранения.

Особенности динамических ЗУ n n Поток обращений к динамическому ЗУ должен учитывать состояние в Особенности динамических ЗУ n n Поток обращений к динамическому ЗУ должен учитывать состояние в котором оно находится. Регенерация может быть циклической или после чтения.

Считывание и запись в динамической ячейке памяти Перед считыванием Сл заряжается до половины Uсс Считывание и запись в динамической ячейке памяти Перед считыванием Сл заряжается до половины Uсс Ключ записи единицы Ключ записи нуля

Внешняя организация DRAM Асинхронная RAS – Row Address Strobe CAS – Column Address Strobe Внешняя организация DRAM Асинхронная RAS – Row Address Strobe CAS – Column Address Strobe ОЕ Мультиплексирование внешней шины часто применяется. В данном случае применяется мультиплексирование адресной шины.

Организация микросхем динамической памяти CS chip select OE output enable WE write enable DIO Организация микросхем динамической памяти CS chip select OE output enable WE write enable DIO

Структурная схема динамической памяти RAS Дешифратор строки запись Блок регенерации RAW Узп Ядро Учт Структурная схема динамической памяти RAS Дешифратор строки запись Блок регенерации RAW Узп Ядро Учт Дешифратор столбца чтение

Сигналы RAS и CAS в управлении DRAM Сигналы RAS и CAS в управлении DRAM

Методы повышения быстродействия динамических ЗУ n Быстрый страничный доступ. Используется принцип локальности следования адресов. Методы повышения быстродействия динамических ЗУ n Быстрый страничный доступ. Используется принцип локальности следования адресов. Не требуется смена установленного адреса полностью. n Пакетная передача данных. Адрес формируется внутри самой схемы памяти с помощью специального счетчика. n Технология DDR. Выдача и восприятие данных по обоим фронтам синхросигнала. n Многобанковые структуры. Для ОП, которая требует время восстановления начального состояния после выполнения рабочего цикла. n Конвейеризация трактов передачи данных.

Эволюция оперативной памяти динамического типа Асинхронная динамическая память n А n n n С Эволюция оперативной памяти динамического типа Асинхронная динамическая память n А n n n С n n n FPM – Fast Page Mode – динамическая память с быстрым страничным доступом. EDO – Extended Data Out. Расширенное время удержания данных на выходе. BEDO – Burst EDO – вариант памяти с пакетным доступом. Синхронная динамическая память SDRAM. Синхронная динамическая память DDR (Double Data Rate). Память DDR 2 SDRAM. Память DDR 3 SDRAM. RLDRAM.

Асинхронная динамическая память FPM DRAM n FPM – Fast Page Mode – динамическая память Асинхронная динамическая память FPM DRAM n FPM – Fast Page Mode – динамическая память с быстрым страничным доступом. n ИДЕЯ – предполагается, что данные, к которым происходит обращение расположены последовательно в пределах одной строки матрицы памяти. Адрес строки не меняется 60 -70 нс. Меняется адрес столбца SIMM Считывание по одному биту Ta>>t Ta t t

Асинхронная динамическая память EDO DRAM n n EDO – Extended Data Out. Расширенное время Асинхронная динамическая память EDO DRAM n n EDO – Extended Data Out. Расширенное время удержания данных на выходе. Идея – повторяет принцип FPM , но на выходе микросхемы памяти устанавливают регистры защелки, которые хранят выбранные до прихода следующих. При этом может выполнятся следующая выборка. Используется статический буфер для считывания данных. На 15% эффективней FPM DRAM. Время обращения 45 нс. Максимальная скорость по каналу процессор память 264 Мбайтсек. Выпускалась в конструктивах SIMM и DIMM-

Асинхронная динамическая память BEDO DRAM Современные процессоры благодаря кэш памяти обмениваются с оперативной памятью Асинхронная динамическая память BEDO DRAM Современные процессоры благодаря кэш памяти обмениваются с оперативной памятью блоками или пакетами данных. n n BEDO – Burst EDO – вариант памяти с пакетным доступом. ИДЕЯ – считывать не единичные данные , а пакет или блок данных. В схему вводится счетчик столбцов. Мах. 66 МГц.

Недостаток асинхронной динамической памяти n Процессор ждет выполнение операций с памятью. Других действий при Недостаток асинхронной динамической памяти n Процессор ждет выполнение операций с памятью. Других действий при этом он выполнять не может. Таким образом, производительность системы падает.

Переход к синхронной динамической памяти. Особенности организации. n n n Увязка операций с тактирующими Переход к синхронной динамической памяти. Особенности организации. n n n Увязка операций с тактирующими сигналами. Буферизация адресов и данных. Многобанковые структуры. Пакетный режим. Конвейеризация тракта продвижения информации.

Синхронная динамическая память SDRAM n n Синхронизация входных и выходных сигналов с тактами системного Синхронная динамическая память SDRAM n n Синхронизация входных и выходных сигналов с тактами системного генератора. Но при этом управление памятью усложняется. Весь массив памяти делится на два банка. В одном происходит чтение, а в другом установка адреса - конвейер. 64 р –шина данных, за такт 8 байт 100 -133 МГц

Синхронная динамическая память SDRAM Принцип работы Увеличивает производительность ПК на 25 %. Синхронная динамическая память SDRAM Принцип работы Увеличивает производительность ПК на 25 %.

Синхронная динамическая память DDR (Double Data Rate) n DDR означает удвоенную скорость передачи данных Синхронная динамическая память DDR (Double Data Rate) n DDR означает удвоенную скорость передачи данных при вводе выводе. По переднему и заднему фронту синхросигнала. DIMM модуль Двух банковая структура буферамультиплексора

Структура DDR SDRAM Samsung 128 Мбит Адресные входы Структура DDR SDRAM Samsung 128 Мбит Адресные входы

Память DDR 2 SDRAM За каждый такт работы ядра на шину данных выдается 4 Память DDR 2 SDRAM За каждый такт работы ядра на шину данных выдается 4 бита. Четырех банковая структура буфера

Модули DDR 2 Модули DDR 2

Память DDR 3 SDRAM n Логическое развитие DDR 2. Стандарт принят в 2007 году Память DDR 3 SDRAM n Логическое развитие DDR 2. Стандарт принят в 2007 году и к 2010 занял основную долю рынка. Возможная частота работы до 1800 МГц и выше. Питание 1. 5 В. Восьми банковая структура буфера

Характеристики модулей DDR 3 Характеристики модулей DDR 3

Развитие технологии DDR Общей проблемой DDR является повышенное потребление энергии. 4 ГГб, при чтении Развитие технологии DDR Общей проблемой DDR является повышенное потребление энергии. 4 ГГб, при чтении всего объема потребляют 35 -40 Вт.

Rambus DRAM n n Применяется в графических и мультимедийных приложениях – там где надо Rambus DRAM n n Применяется в графических и мультимедийных приложениях – там где надо выдать длинную последовательность слов. Это задача формирования изображения на экране. Основное новшество – 16 разрядный интерфейс для пакетной передачи данных. В формате пакета содержится адрес и данные. Ближе к HTи PCIE.

RLDRAM (Reduced Latency DRAM) n Идея – уменьшение длительности полного цикла обращения к памяти RLDRAM (Reduced Latency DRAM) n Идея – уменьшение длительности полного цикла обращения к памяти , за счет передачи адреса за один такт без RAS и CAS.

FCRAM (Fast Cycle RAM) n Идея – сегментация ядра памяти и выполнение одновременной адресации FCRAM (Fast Cycle RAM) n Идея – сегментация ядра памяти и выполнение одновременной адресации к ячейкам сегмента. Режим страничного доступа не поддерживается. Для некомпьютерных применений (телефоны). Резко снижена потребляемая мощность.

Перспективные ЗУ n n n FRAM – ферроэлектрические. PFRAM – полимерноферроэлектрические. MRAM – магниторезистивные. Перспективные ЗУ n n n FRAM – ферроэлектрические. PFRAM – полимерноферроэлектрические. MRAM – магниторезистивные. Использование в качестве элемента памяти ферроэлектрический конденсатор или остаточную намагниченность ферромагнитного материала.

Виды модулей оперативной памяти n SIMM – (Single In-line Memory Module) - печатная плата Виды модулей оперативной памяти n SIMM – (Single In-line Memory Module) - печатная плата с односторонним краевым разъемом типа «слот» на 30 или 72 контакта. Емкость 256 к, 1, 4, 8, 32, 64 Мбайт. С контролем и без контроля на четность. Низкое быстродействие 60 -70 нс.

Виды модулей оперативной памяти n DIMM (Dual In-line Memory Module) – печатная плата с Виды модулей оперативной памяти n DIMM (Dual In-line Memory Module) – печатная плата с двухсторонним разъемом типа слот 168 контактов. Для работы с 64 разрядной шиной данных. Емкость 16, 32, 64, 128, 256, 512, 1024 Мбайт. Время обращения 6 -10 нс. Рабочая частота 100 и 133 МГц. So-DIMM

Организация памяти на модулях DIMM DDR 2 Организация памяти на модулях DIMM DDR 2

Виды модулей оперативной памяти n RIMM (Rambus In-line Memory Module) – похожи на модули Виды модулей оперативной памяти n RIMM (Rambus In-line Memory Module) – похожи на модули DIMM, микросхемы памяти установлены с двух сторон платы, имеют специальные металлические экраны, требуют интенсивного охлаждения. Время обращения до 5 нс.

Энергонезависимые ОЗУ n n n Микросхемы BBSRAM (Battery-Back SRAM) – обычные ОЗУ со встроенным Энергонезависимые ОЗУ n n n Микросхемы BBSRAM (Battery-Back SRAM) – обычные ОЗУ со встроенным литиевым аккумулятором. Микросхемы NVRAM (Non-Volatile RAM) – в одном корпусе статическое ОЗУ и перепрограммируемая ПЗУ. Микросхемы FRAM (Ferroelectric RAM) – ферроэлектрическая память. Их отличие от многократно программируемых ПЗУ заключается в отсутствии предварительного этапа стирания, предваряющего запись.