Основные части вычислительной системы Общая шина Управление обработка

Основные части вычислительной системы Общая шина Управление, обработка информации Процессор Передача данных, управляющих сигналов Контроллеры Устройства ввода/вывода Хранение информации Память внешняя внутренняя Монитор, клавиатура, мышь

Память l l l l l Реле Транзисторы Ферритовые сердечники Перфокарты Магнитные диски Дискеты Лазерные диски Флеш-память … память 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 0 1 Одна ячейка памяти – 1 бит

Перфокарты и перфоленты l Карточка с программой на Фортране (Fortran): Z (1) = Y + W (1) l Аппарат для чтения перфокарт. l l http: //nnm. uz/interesting/other/6622 -interesnye-fakty-o-kompyutere-2. html Перфолента Аппарат для написания кода на перфокарте.

Магнитные барабаны и ленты l l Запись данных на магнитную ленту http: //zanyatno. blogspot. com/2008/04/blog-post. html http: //sokalskiy. 0 fees. net/? p=386 Магнитная установка памяти компьютера UNIVAC

Типы памяти Постоянное запоминающее устройство ПЗУ ППЗУ Оперативное запоминающее устройство

Постоянное запоминающее устройство l l l ПЗУ (ROM Read Only Memory) Энергонезависимая Информация неизменна Изготавливается фабричным методом Используется в приборах для записи программ управления техническими устройствами (телевизором, сотовым телефоном)

Перепрограммируемое ПЗУ l l l PROM (Programmable ROM) программируемое пользователем EPROM (erasable programmable readonly memory), перепрограммируемое Микросхема ПЗУ AMD AM 2716 Стирание ультрафиолетом выпущенная в 1979 году Циклов перезаписи не слишком много EEPROM (Electrically Erasable Programmable Read-Only Memory) Микросхема EPROM Intel 1702 с ультрафиолетовым стиранием.

Оперативное запоминающее устройство l l ОЗУ (RAM Random Access Memory) Основной тип памяти для хранения выполняемых программ и обрабатываемых данных Гарвардская архитектура: данные и программы хранятся отдельно

Оперативная Память Статическая SRAM (Static Random Access Memory) Динамическая DRAM (Dynamic Random Access Memory)

Динамическая память Читаемые данные Адресная шина: выбор ячейки один транзистор и один конденсатор Заряд сохраняется несколько десятков миллисекунд При записи заряд стирается Регенерация Блок регенерации Полученные на усилителе сигнала данные тут же записываются обратно Замедляет работу памяти в целом

Динамическая память состоит – собственно, матрица ячеек памяти; – устройство управления; – устройство считывания; – устройство записи; – дешифратор столбцов; – дешифратор строк;

Динамическая память Схема регенерации Д е ш и ф р а т о р с т о л б ц а Ячейка Ячейка Ячейка Ячейка Дешифратор строки Б у ф е р д а н н ы х

Типы памяти l l PM DRAM (Page Mode DRAM) использовалась до середины 90 -х годов. 1995 год: FPM DRAM (Fast Page Mode DRAM) быстрая страничная память. Поддержка сохраненных адресов: если новое считываемое из памяти слово находится в той же строке, что и предыдущее, то выборка данных осуществляется из буфера данных. Запись данных в память осуществляется так же, как и в PM DRAM. Следующий тип памяти, заменивший FPM DRAM, появился через год (в 1996 году) и назывался EDO-DRAM.

Типы памяти l l 1996 год: EDO-DRAM (Extended Data Out DRAM) – динамическая память с усовершенствованным выходом. Адрес следующего считываемого слова передается до завершения считывания данных (до передачи данных процессору). Регистры – защелки. При повышении частоты – нестабильная работа SDRAM (Synchronous DRAM) – синхронная динамическая память с произвольным доступом. Память работает синхронно с контроллером памяти, что гарантирует завершение цикла чтения/записи строк в заданное время. Увеличено количество матриц (одна регенерирует, другая работает)

Типы памяти l l DDR SDRAM (Double Data Rate SDRAM) – синхронная динамическая память с произвольным доступом и удвоенной частотой передачи данных: обмен данными по внешней шине идет не только по фронту тактового импульса, но и по спаду. Увеличена разрядность внутренней шины данных (от ячеек матриц памяти до буферов ввода-вывода) То есть за 1 такт считывается столько данных, сколько может передаваться по внешней шине за два такта. Ширина внешней шины данных - 64 бита, внутренней – 128 бит. Увеличена сложность. Тайминги

Типы памяти l l l DDR 2 SDRAM: ширина внутренней шины данных еще увеличена в два раза и превосходит внешнюю шину данных в четыре раза. 2005 год: DDR 3 SDRAM. Повторное увеличение вдвое ширины внутренней шины данных памяти (снижение внутренней тактовой частоты памяти в два раза). Новый технологический процесс, в начале – до 90 нм, затем – до 65 нм, 50 нм, 40 нм. 2012 -2015 гг: DDR 4 продолжит тенденции DDR памяти. Увеличение ширины внутренней шины, улучшение технологии производства до 32 -36 нм, увеличение тактовых частот внешней и внутренней шины, снижение напряжения.

Статическая память основана на триггерах R 1 Q 1 S Q Каждый триггер построен минимум на 4 х, 6 -ти или (как правило) на 8 -ми (!) транзисторах

Статическая память Сколько транзисторов потребуется для статической памяти емкостью 32 Кбайта? 2000 транзисторов Высокая скорость работы Высокая стоимость (на порядок больше) Низкая плотность хранения информации

Ячейка статической памяти Совместная разработка ячейки статической памяти с произвольным доступом (Static Random Access Memory, SRAM) Toshiba, IBM и AMD. Площадь ячейки 0, 128 кв. мкм

Матр ица стат ичес кой памя ти

Узкое место оперативной памяти - быстродействие l 80 -90 гг. : тактовая частота микропроцессора ~ 10 MHz; время доступа оперативной памяти ~200 ns l Наше время: 1000 - 2000 MHz CPU и 20 ns DRAM l ~3000 MHz CPU и 8 ns DRAM

Узкое место оперативной памяти - быстродействие l l Использование SRAM дорого Оперативная память – это буфер между жестким диском и процессором Нужен еще один буфер!

Уровни памяти О б Регистры С к ъ е Кеш-память о р Оперативная память о Внешние запоминающие устройства с т м

Кеш - память Процессор Кеш - Память Сверхоперативная память Невидима и прозрачна для программиста 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111

Механизм работы кеш-памяти Процессор Кеш-попадания Кеш - Память 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111

Механизм работы кеш-памяти Процессор Кеш-промах Кеш - Память 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111

Архитектура Look Aside Процессор Кеш - Память l Затраты энергии 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111

Архитектура Look Through Процессор Кеш-промах Кеш - Память l Экономия энергии l Потеря времени 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111

Выводы о кеш - памяти Кеш – построен на … память Кеш эффективен на статической памяти небольших статических объемах данных Кеш слабо эффективен при Работе с большими массивами данных (видео, звук, графика, архивы) Увеличить быстродействие КЭШ и его объем недостаточно - нужно реформировать всю иерархию памяти ПК

Задачи кеш - памяти l l l обеспечение быстрого доступа к интенсивно используемым данным; упреждающая загрузка данных; отложенная запись данных. Процессор Кеш - Контроллер Кеш - Память 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111

Задачи кеш - контроллера а) накопление нужных данных б) своевременное удаление неиспользуемых данных. Кеш заполняется Стратегии кеширования: помещать копию запрошенных данных в кеш? – обращение было - помещаем Стратегии замещения: Частотный анализ (сложно) LRU - Least Recently Used FIFO - First Input First Output

Задачи кеш - контроллера Согласование интерфейсов процессора и контроллера памяти: • процессор оперирует байтами или словами. • обмен с физической оперативной памятью - четыре 64 -разрядных ячейки.

Задачи кеш - контроллера Упреждающая загрузка данных. По требованию (on demand), обращение к ОП по кэшпромаху. + в кэш попадают действительно нужные данные, - при первом обращении к ячейке процессору ждать - приблизительно 20 тактов системной шины Стратегия спекулятивной (speculative) загрузки – до обращения: Следующая ячейка По анализу предыдущих обращений (исследование кешпромахов)

Сколько времени искать данные в кеше? Кеш прямого отображения Наборно-ассоциативный кеш. Задача программиста: грамотно распределять команды

Операция записи l l WT (Write Through) сквозная запись Низкая эффективность записи Процессор Кеш - Память 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111

Операция записи l l WB (Write Back) обратная запись Низкая эффективность записи Процессор Кеш - Память Ячейка помечается dirty (грязная) Ячейка помечается clear (чистая) 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111

Двухуровневая организация кеша L 1 порядка ~32 кбайт L 2 порядка ~2 Мбайт Процессор Включающая (inclusive) архитектура L 2 дублирует L 1 Кеш-контроллер 1 Кеш 1 Исключающая (exclusive) архитектура L 2 обменивается с L 1 Кеш-контроллер 2 Кеш 2 Приемы буферизации Оперативная память