Организация ЭВМ и систем Лекция 2 3 Архитектура

Организация ЭВМ и систем Лекция 2, 3 Архитектура и принцип работы процессора

Архитектура и принцип работы процессора Предположения: память адресуется побайтово; длина машинного слова – 4 байта 4 базовых операции: 1) передача слова из одного регистра в другой; 2) арифметическая или логическая операция с сохранением результата в регистре; 3) передача слова из ОП (начиная с указанного адреса) в регистр процессора; 4) передача слова из регистра в ОП (начиная с указанного адреса).

Внутренняя структура процессора Управляющие сигналы PC Адрес MAR Данные MDR Управляющие сигналы Y Add Mul … A B АЛУ Z Внутренняя шина процессора Шина памяти Дешифратор команд и управляющая логика IR R 0 … RN-1

Внутренняя структура процессора Yin Y A B АЛУ Zin Z Zout Внутренняя шина процессора Riin Ri Riout - вентиль

MDRin. E MDRin MDRout. E MDRout Внутренняя шина процессора Линии данных шины памяти Внутренняя структура процессора

Управляющие сигналы операций Пересылка данных между регистрами (Ri Rj): 1) Ri out 2) Rj in Операнды Арифметическая (логич. ) операция (Add R 3, R 2, R 1): 1) R 1 out , Y in 2) R 2 out, Select. Y, Add, Z in 3) Z out, R 3 in Результат

Управляющие сигналы операций Выборка слова из памяти ( Mov R 2, [R 1] ) 1) R 1 MAR 2) Начало чтения 3) Ожидание MFC * Здесь адрес Сюда - результат 4) Считывание данных с шины памяти в MDR 5) MDR MAR * - память – медленная, поэтому CPU не стоит во время чтения из памяти, а делает другую работу и возвращается к процедуре чтения по возникновению сигнала MFC (Memory Function Complete)

Управляющие сигналы операций Выборка слова из памяти ( Mov R 2, [R 1] ) 1) R 1 out, MAR in, Read 2) MDR in. E, WMFC 3) MDR out, R 2 in (предполагаем, что MAR in. E активен всегда)

Управляющие сигналы операций Сохранение слова в памяти ( Mov [R 1], R 2 ) 1) R 1 out, MAR in 2) R 2 out, MDR in, Write 3) MDR out. E, WMFC (предполагаем, что MAR in. E активен всегда)

Управляющие сигналы операций Вся команда ( Напр. Add R 1, [R 3] ): 1) PC out, MAR in, Read, Select 4, Add, Z in 2) Z out, PC in, Y in, WMFC Фаза выборки 3) MDR out, IR in 4) R 3 out, MAR in, Read 5) R 1 out, Y in, WMFC 6) MDR out, Select. Y, Add, Z in 7) Z out, R 1 in, End Фаза выполнения