Общая схема работы машины n Ad n Процессор Ар Р n Шина ОЗУ Р D n D D • Основное правило: делай то, что находится по этому адресу над тем, что находится по этому адресу. 1
T-триггер & Т Q S C & R TT Q • Счетчики подсчитывают количество единиц, которые поступили на какой-то вход. 2
Трехразрядный счетчик T Q Q TT TT Q & Q 0 Q Q & Q 1 Q 2 3
Трехразрядный счетчик Q 2 Q 1 Q 0 0 +1 0 0 1 +1 0 1 1 +1 1 0 0 +1 1 0 1 +1 1 1 0 1 1 1 +1 +1 • Трехразрядный счетчик имеет 8 состояний. Считает от 0 до 7. • Закон адресации – линейный инкрементный. • При снятии сигнала с инверсного выхода порядок адресации меняется на декрементный. 4
Трехразрядный счетчик T Q Q TT TT Q Q & U MS Q & MS MS • Инкремент, если U = 1. • Декремент, если U = 0. 5
Логическая адресация • Рассмотренный линейный закон адресации предусматривает перемещение по памяти с шагом 1. • Для увеличения шага на 2 (или на 4) необходимо подавать входной сигнал на 2 (соответственно, 4) входы счетчика. • Вывод: Закон адресации можно модифицировать изменяя вход счетчика. 6
Демультиплексор 1 2 DMS k Uα Демультиплексор используется для коммутации входного сигнала на несколько выходов. α = ]log 2 k[ 7
Физическая адресация • Любая память представляет собой линейную совокупность ячеек ОЗУ 0 1 2 L – глубина памяти n - ширина выборки L n 8
Порядок работы ОП ОЗУ 0 1 2 DC m 0 Rg. Am Am L n Rg. D • n = ]log 2 k[ • Адрес всегда представляется в машине в виде целого без знака процессор 9
Общее правило • Любая команда как процессора, так и обращения к памяти, начинается и заканчивается в регистре. • Следствие: любое преобразование данных совмещено по времени и пространству с пересылкой данных. • Дешифратор (в данном случае DC) преобразует логический адрес Am в физический L, которое отличается единичным значением на физическом выходе DC, который соответствует адресу по правилу 2 L. 10
Дешифратор а 2 а 1 а 0 & & “ 0” “ 1” “ 2” “ 7” 11
Порядок работы ОП • Процессор имеет доступ только к регистрам памяти (адресный регистр и регистр данных). n счетчик Процессор Р n Ар n Шина Ad Rg. Am ОЗУ Р D n D D 12
Коды команд и операций • В простейшем случае формат команды имеет вид: 32 бит КОП A 1 A 2 8 бит 12 бит • A 1 – адрес источника А 2 – адрес источника. • В таком формате команды первый операнд вызывается по адресу А 1, второй – по адресу А 2, а третий – результат – засылается по адресу приемника А 1. 13
Коды команд и операций • DCСop – дешифратор кода операций. Коммутирует входной сигнал на соответствующий выход. 32 бит КОП A 1 A 2 8 бит 12 бит DCCop 14
Операционное устройство 32 бит DK Rg. X + 32 бит • Алгебраические действия выполняются в дополнительном коде (DK). Результат также хранится в ОЗУ в дополнительном коде (DK). Rg. Akk 128 бит Хдоп = Хпрям, если s = « 0» ; Хдоп = Xпрям + 1, если знак «-» . 15
Сумматор 1 2 • (X n) – (X n) Х 24 Х 12 Х 23 Х 12 Х 22 Х 12 Х 21 Х 11 е+ + S 2 • Чтобы сумматор превратился в «вычитатель» , необходимо взять сигнал с выхода Q и в младший разряд добавить е-, равное 1. 16
Общая схема U 0 Q Rg. X n + + + MS Q n e MS 1 2 n 2 n Rg. Akk • U 0 = 1, если ADD • U 0 = 0, если SUB 17
Итог С помощью переключательной функции и вентилей можно покрыть все функции, которые выполняет машина. 18
Скачать презентацию Общая схема работы машины n Ad n Процессор
Элементы и узлы вычислительной техники.ppt