Микросхемы процессоров и шины Микросхемы процессоров

Микросхемы процессоров и шины

Микросхемы процессоров § Выводы микросхемы ЦП: • адресные • информационные • управляющие § Эти выводы связаны с со ответствующими выводами на микросхемах памяти и микросхемах УВВ через набор параллельных проводов (так называемую шину) § ЦП обменивается информацией с памятью и УВВ, подавая сигналы на выводы и принимая сигналы на входы. [Другого способа обмена информацией не существует]

Микросхемы процессоров Вызов команды: 1. ЦП посылает в память адрес этой команды по адресным выводам. 2. Затем ЦП задействует одну или несколько линий управления, чтобы сообщить памяти, что ему нужно (например, прочитать слово). 3. Память помещает требуемое слово на информационные выводы ЦП и посылает сигнал о том, что это сделано. 4. Когда ЦП получает этот сигнал, он считывает слово и выполняет вызванную команду.

Микросхемы процессоров Производительность ЦП определяется: • числом адресных выводов m адресных выводов =>м/обратиться к 2^m ячеек памяти [т = 16, 32, 64] • числом информационных выводов n информационных выводов => м/ считывать (записывать) n разрядное слово за одну операцию [ n =8, 32, 64] ЦП с 8 информационными выводами понадобится 4 операции, чтобы считать 32 разрядное слово, а ЦП, имеющий 32 информационных вывода, может сделать ту же работу в рамках одной операции =>микросхема с 32 информационными выводами работает гораздо быстрее, но и стоит гораздо дороже

Микросхемы процессоров Управляющие выводы позволяют регулировать и синхронизировать поток данных к процессору и от него, а также выполнять другие функции. Основные категорий управляющих выводов: • управление шиной [выходы из ЦП в шину, позволяют сообщить, что процессор хочет считать (записать) информацию из памяти или сделать что нибудь еще]; • прерывания [входы из УВВ в процессор. ЦП может дать сигнал УВВ начать операцию, а затем приступить к какому нибудь другому действию, пока УВВ выполняет свою работу. Когда УВВ ее завершит, контроллер ввода вывода посылает сигнал на один из выводов пре рывания, чтобы прервать работу П и заставить его обслужить УВВ (например, Ц проверить ошибки ввода вывода)]

Микросхемы процессоров • арбитраж шины [выводы арбитража нужны для регулировки потока информации в • • • шине, т. е. для исключения таких ситуаций, когда два устройства пытаются воспользоваться шиной одновременно]; сигналы сопроцессора [обмен информацией между процессором и сопроцессором, например, с графическими процессорами, процессорами для обработки вещественных данных и т. п. ]; cостояние [принимают информацию о состоянии]; разное [например, выводы для перезагрузки компьютера, обеспечение совместимость со старыми микросхемами устройств ввода вывода]. Все процессоры содержат выводы для питания (обычно +1, 2 В или +1, 5 В), зазем ления и синхронизирующего сигнала (меандра).

Микросхемы процессоров Стрелками обозначены входные и выходные сигналы, а короткими диагональными линиями – наличие нескольких выводов данного типа. Цоколевка типичного ЦП. Цоколевка – значение сигналов на различных выводах

Компьютерные шины Шина – это несколько проводников, соединяющих несколько устройств: § могут быть внутренними по отношению к процессору и служить для передачи данных в АЛУ и из АЛУ, § могут быть внешними по отношению к процессору и связывать процессор с памятью или устройствами ввода вывода. Современные персональные компьютеры обычно содержат специальную шину между ЦП и памятью, системную, и по крайней мере еще одну шину для УВВ

Компьютерные шины Компьютерная система с несколькими шинами Когда тип всех битов одинаков, например все адресные или все ин формационные, рисуется обычная стрелка. Когда включаются адресные линии, линии данных и управления, используется жирная стрелка

Компьютерные шины Протокол шины – правила о том, как работает шина и все устройства, связанные с шиной, должны подчиняться этим правилам, чтобы платы, которые выпускаются сторонними производителями, подходили к системной шине Примеры шин : • Omnibus [PDP 8] • Unibus [PDP 11] • Multibus [8086] • VME [обору дование для физической лаборатории] • IBM PC [PC/XT] • ISA [PC/AT] • EISA [80386] • • Micro. Channel [PS/2] Nubus [Macintosh] PCI [различные персональные компьютеры] SCSI [различные персональные компьютеры и рабочие станции] • Universal Serial Bus [современные персональные компьютеры] • Fire Wire [бытовая электроника]

Компьютерные шины Как работают шины: некоторые устройства, соединенные с ши ной, являются активными и могут инициировать передачу информации по шине, тогда как другие являются пассивными и ждут запросов. Активное устройство называется задающим, пассивное – подчиненным. Задающее устройство Подчиненное устройство Пример Центральный процессор Память Вызов команд и данных Центральный процессор Устройство ввода вывода Инициализация передачи данных Центральный процессор Сопроцессор Передача команды от процессора к сопроцессору Устройство ввода вывода Память Прямой доступ к памяти Сопроцессор Центральный процессор Вызов сопроцессором операндов из центрального процессора

Компьютерные шины § Задающие устройства обычно связаны с шиной через микросхему, которая называется драйвером шины (является цифровым усилителем) § Подчиненные устройств связаны с шиной приемником шины § Для устройств, которые могут быть и задающим, и подчиненным устройством, используется приемопередатчик, или трансивер шины Являются устройствами с тре мя состояниями, что дает им возможность отсоединяться, когда они не нужны Устройства могут подсоединятся к шине через открытый коллектор, тогда требуют доступа к шине в одно и то же время, результатом является булева операция ИЛИ над всеми этими сигналами. Такое соглашение называется монтажным ИЛИ. В боль шинстве шин одни линии являются устройствами с тремя состояниями, а другие, которым требуется свойство монтажного ИЛИ – открытым коллектором. Как и процессор, шина имеет адресные, информационные линии и управляю щие инии [между л выводами процессора и сигналами шины может не быть взаимно однозначного соответствия]

Ширина шины Ширина (количество адресных линий) шины – самый очевидный параметр при проектировании. Чем больше адресных линий содержит шина, тем к большему объему памяти может обращаться процессор [n адресных линий => 2 п ячеек памяти] Проблема: • для широких шин требуется больше про водов, чем для зких у • широкие шины занимают больше физического пространства и для них нужны разъемы большего размера Система с шиной, содержащей 64 адресные линии, и памятью в 232 байт будет стоить дороже, чем система с шиной, содержащей 32 адресные линии, и такой же памятью в 232 байт.

Ширина шины 1 Мбайт памяти 16 Мбайт памяти Расширение адресной шины с течением времени

Ширина шины Пропускную способность шины можно увеличить двумя способами: • сократить время цикла шины (сделать большее количество передач в секунду) • увели чить ирину шины данных (то есть увеличить количество битов, ш передаваемых за цикл). Проблемы в случае увеличения скорости работы шины: • сигналы на разных линиях передаются с разной скоростью, это явление называется расфазировкой шины, поэтому чем быстрее работает шина, тем больше расфазировка. • шина становится несовместимой с предыдущими версиями

Ширина шины Решение: мультиплексная шина. • нет разделения на адресные и информа ционные инии л Может быть, например, 32 линии и для адресов, и для данных. Сначала эти линии используются для адресов, затем — для данных. Чтобы записать информацию в память, нужно сначала передавать в память адрес, а потом — данные. В случае с отдельными линиями адреса и данные могут пере даваться вместе.

Синхронизация шины В зависимости от их синхронизации § Синхронная шина содержит линию, которая запускается кварцевым генератором: • cигнал – меандр с частотой обычно от 5 до 133 МГц • любое действие шины занимает целое число, т. наз. циклов шины. § Асинхронная шина не содержит задающего генератора. • циклы шины мо гут быть произвольными и не обязательно одинаковыми для всех пар устройств.

• Задающий ге нератор на 100 МГц, который дает цикл шины в 10 нс. • Предполагаем, что считывание информации из памяти занимает 15 нс с момента установки адреса. • MREQ – указывает, что осу ществляется доступ к памяти, а не к устройству ввода вывода • RD – осуществляется чтение, а не запись • WAIT – ввод периодов ожидания Временная диаграмма процесса считывания на синхронной шине

Сочетание огра ничений на AD и TDS T означает, что в худшем случае в распоряжении памяти будет только 25 4 2=19 нс с момента появления адреса и до момента, когда нужно выдавать данные. Поскольку достаточно 10 нс, память даже в самом худшем случае может всегда ответить за период Т 3 Если памяти для считывания требуется 20 нс, то необходимо ввести второй период ожидания, и тогда намять ответит в течение Т 4. Интервал ТDH определяет, сколько времени память должна держать данные на шине по сле снятия сигнала RD. Временная диаграмма процесса считывания на синхронной шине

Синхронные шины (пример) Для чтения слова понадобится три цикла шины: 1. За время Т 1 центральный про цессор помещает адрес нужного слова на адресные линии 2. Устанавливаются сигналы MREQ и RD 3. Поскольку после установки адреса считы вание информации из памяти занимает 15 с, н память не может передать требуемые данные за период Т 2 => чтобы центральный процессор не ожидал поступления данных, память устанавливает сигнал WAIT в начале от резка 2 Т 4. В начале отрезка Т 3, когда есть уверенность в том, что память получит данные в течение текущего цикла, сигнал WAIT сбрасывается. 5. Во время первой половины отрезка Т 3 память помещает данные на информа ционные линии. На спаде отрезка Т 3 центральный процессор стробирует (т. е. считывает) информационные линии, сохраняя их значения во внутреннем реги стре. 6. Считав данные, центральный процессор сбрасывает сигналы MREQ и RD.

Синхронные шины Plus: • удобно использовать благодаря дискретным временным интер валам • синхронную систему построить проще, чем асинхронную • разработку синхронных шин вложено очень много ресурсов Minus: • если процессор и память способны закончить передачу за 3, 1 цикла, они вынуждены продлить ее до 4, 0 цикла, поскольку неполные циклы запрещены • трудно делать технологические усовершенствования • если синхронная шина соединяет ряд устройств, одни из которых работают быстро, а другие медленно, шина подстраивается под самое медленное устрой ство, а более быстрые не могут использовать свой потенциал олностью п => асинхронные шины, то есть шины без задающего генератора

Асинхронные шины • Работа асинхронной шины не привязывается к генератору. • Когда задающее устройство устанавливает адрес, сигнал MREQ, RD или любой другой требуемый сигнал, он выдает специальный синхронизи рующий сигнал MSYN (Master SYNchronization). • Когда подчиненное устройство получает этот сигнал, оно начинает выполнять свою работу настолько быстро, насколько это возможно. Когда работа заканчивается, подчиненное устройство выдает сигнал SSYN (Slave SYNchronization).

Асинхронные шины • Сигнал SSYN сообщает задающему устройству, что данные доступны. Он фиксирует их, а затем сбрасывает адресные линии вместе с сигналами MREQ, RD и MSYN. • Сброс сигнала MSYN означает для подчиненного устройства, что цикл закончен, поэтому устройство сбрасывает сигнал SSYN, и все возвращается к первоначальному состоянию, когда все сигналы сброшены.

Асинхронные шины Набор таких взаимообусловленных сигналов называется полным квитирова нием : 1. Установка сигнала MSYN. 2. Установка сигнала SSYN в ответ на сигнал MSYN. 3. Сброс сигнала MSYN в ответ на сигнал SSYN. 4. Сброс сигнала SSYN в ответ на сброс сигнала MSYN. Взаимообусловленность сигналов не является синхронной. Каждое событие вызывается предыдущим событием, а не импульсами генератора. Если какая то пара устройств (задающее и подчиненное) работает медленно, это никак не влияет на другую пару устройств, которая может работать гораздо быстрее.

Арбитраж шины Что происходит, когда задающим устройством шины становятся два или более устройств одновременно? [микросхемы вода вывода, cопроцессоры] => используется механизм – арбитраж шины. Арбитраж: • централизованный • децентрализованный

Арбитраж шины § Шина содержит одну линию запроса (монтажное ИЛИ), которая может запускаться одним или несколькими устройствами в любое время. § Арбитр не может опреде лить, сколько устройств запрашивают Одноуровневый централизованный арбитраж шины с шину (определяет только факт последовательным опросом наличия или отсутствия запросов). § Когда арбитр обнаруживает запрос шины, он устанавливает линию предостав ления ины, ш которая последовательно связывает все устройства ввода вывода. § Когда физически ближайшее к арбитру устройство получает сигнал предоставления шины, это устройство проверяет, нет ли запро са ины: ш § Если запрос есть => устройство пользуется шиной, § Если запроса нет => устройство передает сигнал следующему устройству. Такая система называется системой последовательного опроса Ближайшее к арбитру устройство обладает наивысшим приоритетом

Арбитраж шины двухуровневый централизованный арбитраж § Чтобы приоритеты устройств не зависели от расстояния от арбитра, в не которых шинах поддерживается несколько уровней приоритета. § На каждом уровне приоритета есть линия запроса шины и линия предоставления шины § Каждое устройство связано с одним из уровней запроса шины, причем выше уровень приоритета, тем больше устройств привязано к этому уровню. § Если одновременно запрашивается несколько уровней приоритета, арбитр предоставляет шину самому высокому уровню. § Среди устройств одинакового приоритета реализуется система последовательного опроса. В случае конфликта устройство 2 «побеждает» устройство 4, а устройство 4 «побеждает» устройство 3. Устройство 5 имеет низший приоритет, поскольку оно находится в самом конце самого нижнего уровня

Арбитраж шины Некоторые арбитры содержат третью линию, которая устанавливается, как только устройство принимает сигнал предоставления шины, и получает шину в свое распоряжение: Как только эта линия подтверждения приема устанавлива ется, линии запроса и предоставления шины могут быть сброшены. В результате другие устройства могут запрашивать шину, пока первое устройство ее исполь зует. Когда закончится текущая передача, следующее задающее устройство уже будет выбрано. Это устройство может начать работу, как только будет сброшена линия подтверждения приема.

Арбитраж шины В системах, где память связана с главной шиной, ЦП дол жен онкурировать со к всеми устройствами ввода вывода практически на каждом цикле шины: Þ ЦП устанавливают самый низкий приоритет [ЦП всегда может подождать, а устройства ввода вывода должны получить доступ к шине как можно быстрее, чтобы не потерять данные] Во многих современных компьютерах для решения этой проблемы память помещается на одну шину, а устройства ввода вывода – на другую, поэтому им не приходится завершать работу, чтобы предоставить доступ к шине.

Арбитраж шины Децентрализованный арбитраж шины Например, компьютер может содержать 16 приоритетных линий запроса шины. Когда устройству нужна шина, оно устанавливает свою линию запроса. Все устройства отслеживают все линии запроса, поэтому в конце каждого цикла шины каждое устройство может определить, обладает ли оно в данный момент наивысшим приоритетом и, сле довательно, разрешено ли ей пользоваться шиной в следующем цикле Minus: число устройств огра ничивается числом линий запроса.

Арбитраж шины Децентрализованный арбитраж шины (II): используются только три линии независимо от того, сколько устройств имеется в наличии: ü Первая линия – монтажное ИЛИ. Она требуется для запроса шины. ü Вторая линия называется BUSY и означает занятость. Она запускается текущим за дающим устройством шины. ü Третья линия служит для арбитража шины. Онапоследовательно соединяет все устройства

Арбитраж шины • Когда шина не требуется ни одному из устройств, линия арбитража передает сигнал всем устройствам. • Чтобы получить доступ к шине, устройство сначала проверяет, свободна ли шина и установлен ли сигнал арбитража IN. • Если сиг нал IN не установлен, устройство не может стать задающим устройством шины. В этом случае оно сбрасывает сигнал OUT. • Если сигнал IN установлен, устройство также сбрасывает сигнал OUT, в результате чего следующее устройство не по лучает сигнала IN и, в свою очередь, сбрасывает сигнал OUT => все следующие по цепи устройства не получают сигнал IN и сбрасывают сигнал OUT. В результате остается только одно устройство, у которого сигнал IN установлен, а сигнал OUT сброшен. Оно становится задающим устройством шины, устанав ливает линию BUSY и сигнал OUT, после чего начинает передачу данных.

Принципы работы шины • Передача блоками может быть более эффек тивна, чем оследовательная передача п информации, когда за раз передается одно слово [При использовании кэш памяти же лательно сразу вызывать всю строку кэш памяти (то есть 16 последовательных 64 разрядных слов] • Когда начинается чтение блока, задающее устройство сообщает подчиненному устройству, сколько слов нужно передать (например, помещая общее число слов на информационные линии в период Т 1 ) => задающее устройство выдает одно слово в течение каждого цикла до тех пор, пока не будет передано требуемое количество слов.

Принципы работы шины BLOCK – указы вает, что запрашивается передача блока. В данном примере считывание блока из четырех слов занимает 6 циклов вместо 12 ти.

Принципы работы шины Си стемы с вумя или несколькими ЦП на одной шине: д • в конкретный момент только один ЦП может использовать определенную структуру данных в памяти. • в памяти содержится переменная, которая принимает значение 0, когда ЦП использует структуру дан ных, и 1, когда структура данных не используется. • если центральному процессо ру нужно получить доступ к структуре данных, он должен считать переменную, и если она равна 0, придать ей значение 1. В мультипроцессорных системах предусмотрен специальный цикл шины, который дает возможность любому про цессору считать слово из памяти, проверить и изменить его, а затем записать обратно в память; весь этот процесс происходит без освобождения шины => другие ЦП не используют шину и не мешают работе первого процессора

Принципы работы шины Цикл обработки прерываний: • Когда цен тральный процессор командует устройству ввода вывода произвести какое то действие, он ожидает прерывания после завершения работы. • Для сигнала пре рывания нужна шина. Раз решение онфликтных ситуаций к • несколько устройств одновре менно захотят выполнить прерывание • каждому устройству приписывают определенный приоритет • для распределения приоритетов поддерживать централизованный арбитраж. Стандартный, широко используемый интерфейс пре рываний : микросхема Intel 8259 А

Принципы работы шины Контроллер прерываний 8259 А • До восьми контроллеров ввода вывода могут быть непосредственно связаны с восемью входами IRx (Interrupt Request — запрос прерывания) микросхемы 8259 А. • Когда любое из устройств решит произвести прерывание, оно запу скает свою линию входа. • При активизации одного или нескольких входов кон троллер 8259 А выдает сигнал INT (INTerrupt прерывание), который подается на соответствующий вход ЦП.

Принципы работы шины • Если ЦП способен обработать прерывание, он посылает микросхеме 8259 А импульс через вывод INTA (INTerrupt Acknowledge – подтверждение прерывания). Контроллер прерываний 8259 А • Микросхема 8259 А определяем, на какой именно вход поступил сигнал прерывания и помещает номер входа на информационную шину. Эта операция требует особого цикла шины. • ЦП использует этот номер для обращения к таблице указателей, которую называют таблицей векторов прерываний, чтобы найти адрес процедуры обработки этого прерывания.

Принципы работы шины • Микросхема 8259 А содержит несколько регистров, которые ЦП может считывать и записывать, используя обычные циклы шины и выводы RD (Rea. D – чтение), WR (WRite – запись), CS (Chip Select – выбор элемента памяти) и А 0. • Когда программное обеспечение обработало прерыва ние и готово получить следующее, оно записывает специальный код в один из регистров, который вызывает сброс сигнала INT микросхемой 8259 А, если не появляется другое прерывание. • Регистры также могут записываться для того, чтобы перевести микросхему 8259 А в один из нескольких режимов, и для вы полнения некоторых других функций.

Принципы работы шины • При наличии более 8 устройств ввода вывода, микросхемы 8259 А могут соединяться каскадом. [все 8 входов могут быть связаны с выходами еще 8 микросхем 8259 А, соединяя до 64 устройств ввода вывода в двухступенчатую систему обработки прерываний]. • Контроллер концентратор ввода/вывода Intel ICH 10 I/O, одна из микросхем чипсета Core i 7, содержат два контроллера прерываний 8259 А. ICH 10 имеет 15 внешних прерываний на 1 меньше 16 прерываний двух контроллеров 8259 А, так как одно из прерываний используется для каскадного подключения второго контроллера 8259 А.

Цоколевка процессора Core i 7 Из 1155 контактов Core i 7 для сигналов используются 447, для питания (с раз личным напряжением) — 286, для «земли» — 360; еще 62 зарезервированы на будущее С левой стороны – 5 основных групп сигналов шины памяти; с правой стороны – прочие сигналы. Цоколевка процессора Core i 7

Цоколевка процессора Core i 7 =>Каналы памяти DDR № 1, № 2: используются для взаимодействия с DDR 3 совместимой дина мической амятью. Группа сигналов п предоставляет банку динамической памяти адрес, данные, управляющую информацию и синхронизацию => Интерфейс PCI: предназначен для пря мой связи периферийных устройств с центральным процессором Core i 7. => Интерфейс DMI (Direct Media Interface): используется для связи процессора Core i 7 с комплектным чипсетом Чипсет Core i 7 состоит из микросхем: ü Р 67 – обеспечивает поддержку интерфей сов ATA, USB, аудио, PCIe и S флэш памяти ü ICH 10 – обеспечивает поддержку наследных интерфейсов, включая интерфейс PCI и функциональ ность контроллера прерываний 8259 А

Цоколевка процессора Core i 7 Þ Прерывания Core i 7: может осуществлять тем же способом, что и 8088 (это требуется в целях совместимости), или использовать новую систему прерывания с устройством APIC (Advanced Programmable Interrupt Controller — усовершен ствованный программируемый контроллер прерываний ). Þ Группа сигналов температурного кон троля позволяет процессору оповещать окружающие устройства об опасности перегрева (t>130 °С). Если внутренние датчики обнаруживают, что процессор вскоре перегреется, они запускают терморегуляцию — механизм, быстро снижающий выделение тепла за счет того, что процессор работает только на каждом N м такте. Чем выше значение N, тем сильнее замедляется процессор и тем быстрее он остывает

Цоколевка процессора Core i 7 Þ Группа сигналов тактовой частоты отвечает за определение частоты системной шины. Þ Группа диагностических сигналов предназначена для тестиро вания и отладки систем согласно стандарту IEEE 1149. 1 JTAG. Þ Группа сигналов инициализации обслуживает загрузку (запуск) системы. Þ Сигнал СК используется процессором для генерирования различных тактовых импульсов с частотой, кратной или дробной по отношению к частоте системного генератора. Для этого применяется устройство, называемое системой автопод стройки по задержке , или DLL (Delay Locked Loop)

Конвейерный режим шины памяти DDR 3 процессора Core i 7 Запросы к памяти со стоят из трех этапов : 1. Фаза активизации (ACT) памяти «открывает» строку динамической памяти, делая ее готовой для последующих обращений. 2. В фазе чтения (READ) или записи (WRITE) могут происходить обращения к отдельным словам открытой строки динамической памяти или к последо вательным словам текущей строки динамической памяти с использованием пакетного режима. 3. Фаза предзаряда (PCHRG) «закрывает» текущую строку динамической памяти и готовит память к следующей команде активизации.

Конвейерный режим шины памяти DDR 3 процессора Core i 7 Идея работы: Динамическая память DDR 3 состоит из нескольких банков (до 8 банков) Банк представляет собой блок динамической памяти, к которому процессор может обращаться параллельно с другими банками, даже находящимися на той же микросхеме.

Конвейерный режим шины памяти DDR 3 процессора Core i 7 Интерфейс памяти DDR 3 имеет четыре основных сигнальных канала: • синхронизация шины (СК), • команда шины (CMD), • адрес (ADDR) • данные (DATA). Core i 7 выдает 3 обращения к трем разным банкам DDR 3. Обращения полностью перекрываются, так что операции чтения на микросхеме динамической памяти выполняются параллельно. Связь между командами и последующими операциями на временной диаграмме обо значается стрелками.

Конвейерный режим шины памяти DDR 3 процессора Core i 7 СК – управляет всей работой шины. CMD – указывает, какая операция запрашива ется у динамической памяти. ACT – задает адрес строки динамической памяти, открытой сигналом ADDR. PCHRG – указывает банк, к которому применяется опера ция предзаряда, через сигналы ADDR. При выполнении команды READ адрес столбца динамической памяти задается с использованием сигналов ADDR, а ди намическая память выдает прочитанное значение спустя фиксированное время через сигналы DATA.

Конвейерный режим шины памяти DDR 3 процессора Core i 7 В нашем примере: => команда ACT должна предшествовать первой команде READ для того же банка на два цикла шины DDR 3, а данные выдаются через один цикл после команды READ. Операция PCHRG должна произойти по крайней мере на два цикла позже по следней операции READ с тем же банком динамической памяти. => параллелизм запросов памяти проявляется в перекрытии запросов READ к разным банкам динамической памяти. Первые два обращения READ к бан кам 0 и 1 полностью перекрываются, производя результаты в циклах шины 3 и 4 соответственно. Обращение к банку 2 частично перекрывается с первым обра щением к банку 1, и наконец, второе чтение из банка 0 частично перекрывается с обращением к банку 2.

Шина PCI (Peripheral Component Interconnect — взаимодействие периферийных компонентов), [1990 г, компания Intel] Шина PCI несовместима со всеми старыми платами ISA => Intel решила разрабатывать компьютеры с тремя и более шипами ISA – 16, 7 Мбайт/с EISA – 33, 3 Мбайт/с Архитектура типичной системы первых поколений Pentium. PCI – 133 Мбайт/с =>528 Мбайт/с [толщина линий шины обозначает ее пропускную способность => чем толще линия, тем выше пропускная способность]

Шина PCI Платы PCI отличаются: • потребляемой мощностью [cтарые компьютеры обычно используют напряжение 5 В, а новые — 3, 3 В, поэтому шина PCI поддерживает то и другое] • разрядностью [32 разрядные платы содержат 120 выводов; 64 разрядные платы содержат те же 120 выводов плюс 64 дополнительных вывода] • синхронизацией [могут работать на частоте либо 33 МГц, либо 66 МГц, контакты идентичны, один из выводов связывается либо с источником питания, либо с землей]

Шина PCI • Р 67 предоставляет интерфейс к нескольким современным высоко производительным интерфейсам ввода вывода. [8 дополни тельных иний PCI Express и л дисковые интерфейсы SATA, 15 интерфейсов USB 2. 0, 10 G Ethernet и аудиоинтерфейс] • Микросхема ICН 10 обеспечивает поддержку интерфейсов старых устройств [PCI, 1 G Ethernet, порты USB ports и старые версии PCI Express и SATA] В новых системах ICH 10 микросхема может отсутствовать. Структура шин в современной системе Core i 7

Работа шины PCI § Шины PCI являются синхронными § Все транзакции в шине PCI осуществляются между задающим и подчиненным устройствами § Адресные и информационные линии объединяются: Минималь ная ранзакция занимает три цикла [операция чтения]: т цикл 1: задающее устройство передает адрес на шину цикл 2: задающее устройство удаляет адрес, и шина переключается таким образом, чтобы подчиненное устройство могло ее использовать. цикл 3: подчиненное устройство выдает запрашиваемые данные. ü При записи шине не нужно переключаться, поскольку задающее устройство передает в нее и адрес, и данные. ü Если подчиненное устройство не может дать ответ в течение трех циклов, то вводится режим ожидания.

Арбитраж шины PCI REQ# – запрос шины GNT# – получение разрешения на доступ к шине. У шины PCI имеется централизованный арбитр 1. PCI устройство (в том числе ЦП) устанавливает сигнал REQ# и ждет, пока арбитр не уста новит сигнал GNT#. 2. Если арбитр установил сигнал GNT#, то устройство может использовать шину в следующем цикле. Допустимы циклический арбитраж, приоритетный арбитраж, а также другие схемы арбитража

Арбитраж шины PCI Транзакции: • шина предоставляется для одной транзакции [продолжительность транзакции теоретически не ограничена] • между транзакциями требуется вставлять пустой цикл [при отсутствии конкуренции на доступ к шине устройство может совершать последовательные транзакции без пустых циклов между ними] • если задающее устройство выполняет очень длительную передачу, а какое нибудь другое устройство выдало запрос на доступ к шине, арбитр может сбросить сигнал на линии GNT# [задающее устройство следит за линией GNT#, и при сбросе сигнала устройство должно освободить шину в следующем цикле]

Обязательные сигналы шины PCI (32 разрядные сигналы) Коли Подчи ненн честв Задающее ое о устрой ство лини устройство й CLK 1 AD 32 Да Да PAR 1 Да С/ВЕ# 4 Да Комментарий Управление шиной [тактовый генератор (33 МГц или 66 МГц)] Объединенные адресные и информа ционные инии л [адрес устанавливается во время первого цикла, а данные — во время третьего] Бит четности для адреса или данных [т. е. для АD] Во время первого цикла – команда шине (считать одно слово, считать блок и т. п. ). Во время второго цикла – битовый массив, который показывает, какие байты из слова нужно считать (или записать)

Обязательные сигналы шины PCI (32 разрядные сигналы) Коли Подчи ненн честв Задающее ое о устрой ство лини устройство й FRAME# 1 Да IRDY# 1 Да IDSEL 1 Да DEVSEL# 1 Да Комментарий Указывает, что установлены сигналы AD и С/ВЕ [сообщает подчиненному устройству, что адрес и команды действительны] При чтении – задающее устройство готово принять данные [устанавливается одновременно с FRAME# ]; При записи – что данные находятся в шине [устанавливается, когда данные уже переданы в шину] Считывание конфигурационного про странства [256 байт, со держит характеристики устройства , которые другие устройства могут считывать] Подчиненное устройство распознало свой адрес и ждет сигнала

Обязательные сигналы шины PCI Коли ч Подчи ненн Задающее ество ое устрой ство линий устройство Комментарий TRDY# 1 Да При чтении – данные на ходятся на линиях AD; При записи – что подчиненное устройство готово принять данные STOP# 1 Да Подчиненное устройство требует не медленно прервать текущую транзак цию PERR# 1 SERR# 1 Обнаружена ошибка четности данных Обнаружена ошибка четности адреса или системная ошибка

Обязательные сигналы шины PCI Коли ч Подчи ненн Задающее ество ое устрой ство линий устройство Комментарий. R REQ# 1 Арбитраж шины – запрос на доступ к шине GNT# 1 Арбитраж шины – предоставление шины RST# 1 Перезагрузка системы и всех устройств

Транзакции на шине PCI Цикл Т 1 : • сигнала задающее устрой ство помещает адрес на линии AD и команду на линии С/ВЕ#. • задающее устройство устанавливает сигнал FRAME#, чтобы начать транзакцию. Цикл Т 2 : • задающее устройство переключает шину, чтобы под чиненное устройство могло воспользоваться ею во время цикла Т 3 • задающее устройство изменяет сигнал С/ВЕ#, чтобы указать, какие байты в слове ему нужно считать Примеры 32 разрядных транзакций на шине PCI. Во время первых трех циклов происходит операция чтения, затем идет пустой цикл, а следующие три цикла — операция записи

Транзакции на шине PCI Цикл Т 3 : • подчиненное устройство устанавливает сигнал DEVSEL#. [этот сигнал сообщает задающему устройству, что подчиненное устройство по лучило адрес и собирается ответить] • Подчиненное устройство помещает данные на линии AD и выдает сигнал TRDY#, который сообщает задающему устройству о данном действии. Если подчиненное устройство не может ответить быстро, оно не снимает сигнал DEVSEL#, извещающий о присутствии этого устройства, но при этом не устанавливает сигнал TRDY# до тех пор, пока не сможет передать данные. При такой процедуре вводится один или несколько периодов ожидания.