Скачать презентацию ЭЛЕКТРОНИКА ЦИФРОВЫЕ ПРИБОРЫ 1 Лекция 6 Регистры Скачать презентацию ЭЛЕКТРОНИКА ЦИФРОВЫЕ ПРИБОРЫ 1 Лекция 6 Регистры

9219c0eb771f31e7a87ff5ba3a27716f.ppt

  • Количество слайдов: 103

ЭЛЕКТРОНИКА ЦИФРОВЫЕ ПРИБОРЫ 1 ЭЛЕКТРОНИКА ЦИФРОВЫЕ ПРИБОРЫ 1

Лекция 6 Регистры Счетчики 2 Лекция 6 Регистры Счетчики 2

Лекция 6 -7. Содержание лекции 6 Темы № слайда Регистр с параллельной записью 6 Лекция 6 -7. Содержание лекции 6 Темы № слайда Регистр с параллельной записью 6 Последовательный регистр 7 Параллельно-последовательно регистр 9 Последовательный канал связи 12 Регистр К 555 ИР 27 16 Арифметические операции 18 Применение регистров 19 Счетчики 20 Суммирующий счетчик 24 Вычитающий счетчик 26 3

Лекция 6 -7. Содержание лекции 6. Продолжение Темы Схема переноса в реверсивном счетчике № Лекция 6 -7. Содержание лекции 6. Продолжение Темы Схема переноса в реверсивном счетчике № слайда 28 Кольцевой счетчик 29 Счетчик Джонсона 30 Применение счетчиков 31 4

РЕГИСТРЫ для хранения небольшого объёма цифровой информации Ее запись (ввод) и считывание (вывод) последовательным РЕГИСТРЫ для хранения небольшого объёма цифровой информации Ее запись (ввод) и считывание (вывод) последовательным и параллельным методами 5

Регистр с параллельной записью Xi записываются в D – триггеры одновременно, т. е. параллельным Регистр с параллельной записью Xi записываются в D – триггеры одновременно, т. е. параллельным кодом. Di – входы; Qi – выходы; D 0 и Q 0 – младшие разряды. 6

Последовательный регистр (регистр сдвига) D 0=DS=Х, Di=Q(i-1), где i=1, 2, . . , n-1. Последовательный регистр (регистр сдвига) D 0=DS=Х, Di=Q(i-1), где i=1, 2, . . , n-1. DS – вход последовательной записи; Q 7 – последовательный выход; Q 7…Q 0 – параллельные выходы. 7

Последовательный регистр (3 разряда) Выходное состояние триггеров сдвигается в соседний триггер по сигналу С Последовательный регистр (3 разряда) Выходное состояние триггеров сдвигается в соседний триггер по сигналу С 8

Параллельно – последовательный регистр Запись Xi параллельным кодом при сигнале «Запись» = 1 в Параллельно – последовательный регистр Запись Xi параллельным кодом при сигнале «Запись» = 1 в приоритетные асинхронные RSтриггеры. Считывание: по переднему фронту сигналов «Чтение» = 1 происходит сдвиг информации, записанной в регистр на один разряд (JK-триггер). За три такта этого сигнала информация считается последовательным кодом с выхода Y. 9

Параллельно – последовательный регистр -высший приоритет, если , то , а и все триггеры Параллельно – последовательный регистр -высший приоритет, если , то , а и все триггеры обнуляются, независимо от сигналов L, Di и C. Регистр имеет параллельные и последовательные запись и чтение 10

Параллельно – последовательный регистр 11 Параллельно – последовательный регистр 11

Передача данных по однопроводной связи и обратное преобразование последовательной информации в параллельную Примечание 12 Передача данных по однопроводной связи и обратное преобразование последовательной информации в параллельную Примечание 12

Пример Счетчики и регистры применяются для передачи последовательного кода по линиям связи. Передача непрерывна, Пример Счетчики и регистры применяются для передачи последовательного кода по линиям связи. Передача непрерывна, нужно обозначить начало и конец передачи-приема сообщения (слова). Потом передается следующее слово и т. д. Выходной двоичный код считывается с выхода регистра сдвига бит за битом с частотой тактового сигнала. Это тактовая синхронизация (C). Сигналы начала - окончания передачи слова создают кадровую синхронизацию (S). 13

Пример передачи двоичного слова: 11001001 Импульсы C и S синхронизированы и формируются счетчиком (коэффициент Пример передачи двоичного слова: 11001001 Импульсы C и S синхронизированы и формируются счетчиком (коэффициент пересчета 8). Передача начинается в момент t 1. На интервале t 1 – t 2 с выхода регистра передатчика в линию связи поступает старший разряд кода. Он считывается по переднему фронту С приемника. Окончание передачи обозначается сигналом S. 14

Временная диаграмма формирования сигнала S (старт -задний фронт импульса, стоп-передний фронт импульса) Для выработки Временная диаграмма формирования сигнала S (старт -задний фронт импульса, стоп-передний фронт импульса) Для выработки сигнала S и подсчёта импульсов 15 синхронизации С используется двоичный счётчик.

1 Вход разрешения параллельной загрузки /PE 2 Выход данных Q 0 3 Вход данных 1 Вход разрешения параллельной загрузки /PE 2 Выход данных Q 0 3 Вход данных D 0 4 Вход данных D 1 5 Выход данных Q 1 6 Выход данных Q 2 7 Вход данных D 2 8 Вход данных D 3 9 Выход данных Q 3 10 GND; 20 “+” питания 11 Синхронный тактовый вход C 12 Выход данных Q 4 13 Вход данных D 4 14 Вход данных D 5 15 Выход данных Q 5 16 Выход данных Q 6 17 Вход данных D 6 18 Вход данных D 7 19 Выход данных Q 7 Регистр К 555 ИР 27 16

Режим работы Вход C Вход /PE Вход Dn Выход Qn Загрузка « 1» 0 Режим работы Вход C Вход /PE Вход Dn Выход Qn Загрузка « 1» 0 1 1 Загрузка « 0» 0 0 0 Хранение X 1 1 X X Qn’ Uпит. , ном. , В 5 U 0 вых. , не более, В 0. 48 U 1 вых. , не менее, В 2. 9 I 0 вх. , не более, м. А -0. 36 I 1 вх. , не более, м. А 0. 02 Iпот. , не более, м. А 10 t 1. 0 зд. р. , не более, нс 41 t 0. 1 зд. р. , не более, нс 27 17

Арифметические операции Микрооперация на сдвигающем регистре – умножение на 4 (сдвиг на 2 разряда Арифметические операции Микрооперация на сдвигающем регистре – умножение на 4 (сдвиг на 2 разряда в сторону 18 старших разрядов).

Применение регистров: - запоминающие устройства (RAM); - преобразователи кода последовательный – параллельный; - устройства Применение регистров: - запоминающие устройства (RAM); - преобразователи кода последовательный – параллельный; - устройства задержки; - счетчики импульсов; - обработка информации в микропроцессорах. 19

Счетчики (реализуются на Т-триггерах) 20 Счетчики (реализуются на Т-триггерах) 20

Счетчик - для подсчета числа импульсов Длина списка разрешенных состояний счетчика - модуль счета Счетчик - для подсчета числа импульсов Длина списка разрешенных состояний счетчика - модуль счета КС. Импульс, кратный модулю счета КС, устанавливает счетчик в начальное состояние, а на выходе счетчика появляется сигнал переноса P. 21

Счетчики: - двоичные; - двоично-десятичные; - одинарные (место расположение одной- единственной « 1» ); Счетчики: - двоичные; - двоично-десятичные; - одинарные (место расположение одной- единственной « 1» ); - кольцевые (положение единственного « 0» ); - счетчики Джонсона (число « 1» или « 0» ); - суммирующий (коды в возрастающем порядке); - вычитающий; - реверсивный (направление перебора кода может изменяться). 22

 Счетчики с предварительной установкой (программируемые) позволяют изменять модуль счета КС: KС =Sn 2 Счетчики с предварительной установкой (программируемые) позволяют изменять модуль счета КС: KС =Sn 2 n + Sn-12 n-1 +…+ S 222 + S 121 + S 020, где Si = 0 или 1. Kc = Sn 2 n – двоичный n - разрядный счетчик, N = KC – 1 – число подсчитываемых импульсов. 23

Суммирующий счетчик (Up-counter) 24 Суммирующий счетчик (Up-counter) 24

N Q 3 Q 2 Q 1 0 1 2 3 4 5 6 N Q 3 Q 2 Q 1 0 1 2 3 4 5 6 7 0 0 1 1 0 1 0 1 Примечание 3 -х разрядный счетчик (сложение) 25

Вычитающий счетчик (Down-counter) 26 Вычитающий счетчик (Down-counter) 26

N Q 3 Q 2 Q 1 7 6 5 4 3 2 1 N Q 3 Q 2 Q 1 7 6 5 4 3 2 1 0 1 1 0 0 1 0 1 0 Примечание 3 -х разрядный счетчик (вычитание) 27

Схема переноса в реверсивном счетчике 28 Схема переноса в реверсивном счетчике 28

N Q 1 Q 2 Q 3 0 1 2 1 0 0 0 N Q 1 Q 2 Q 3 0 1 2 1 0 0 0 1 Кольцевой счетчик на основе регистра сдвига 29

счетчик Джонсона N Q 1 Q 2 0 1 1 0 0 1 Q счетчик Джонсона N Q 1 Q 2 0 1 1 0 0 1 Q 3 N 0 0 0 3 4 5 Q 1 Q 2 Q 3 1 0 0 1 1 1 30

Применение счетчиков: - делители частоты; - генераторы случайных чисел; - устройства памяти; - управление Применение счетчиков: - делители частоты; - генераторы случайных чисел; - устройства памяти; - управление работой микропроцессоров (обращение к ячейкам памяти по адресу генерируемого кодом на выходе счетчика и т. д. ). 31

КОНЕЦ 32 КОНЕЦ 32

Лекция 7 Запоминающие устройства 33 Лекция 7 Запоминающие устройства 33

Лекция 6 -7. Содержание лекции 7 Темы № слайда Виды памяти 36 Обозначение выводов Лекция 6 -7. Содержание лекции 7 Темы № слайда Виды памяти 36 Обозначение выводов микросхем памяти 40 Способы организации элементов памяти 42 Способы поиска информации (адресации) 45 Память 2 D 45 Память 3 D 49 Память 2 DM 53 Оперативная память 58 ОЗУ статического типа 60 ОЗУ динамического типа 66 34

Лекция 6 -7. Содержание лекции 7. Продолжение Темы № слайда Энергонезависимая память 74 Постоянная Лекция 6 -7. Содержание лекции 7. Продолжение Темы № слайда Энергонезависимая память 74 Постоянная память 75 Масочные постоянные запоминающие устройства 76 Программируемые постоянные ЗУ 77 Перепрограммируемые постоянные ЗУ 78 Флеш-память 80 Программируемые цифровые интегральные микросхемы 85 Восстановление кодов 95 Вопросы 100 35

Виды памяти Внутренняя память (микросхемы): - оперативное запоминающее устройство (ОЗУ, RAM - Random Access Виды памяти Внутренняя память (микросхемы): - оперативное запоминающее устройство (ОЗУ, RAM - Random Access Memory); RAM - постоянное ЗУ (ПЗУ, RОM - Read Only Memory); - Флэш (Flash) память, имеющая Flash особенности ОЗУ и ПЗУ. 36

ОЗУ: - статическая память (SRAM); SRAM - динамическая (DRAM); RAM - регистровая (RG). RG ОЗУ: - статическая память (SRAM); SRAM - динамическая (DRAM); RAM - регистровая (RG). RG ПЗУ: - программированные изготовителем (ROM); ROM - однократно-программируемые (PROM); PROM - многократно-программируемые с ультрафиолетовым (EPROM); EPROM - электрическим стиранием (EEPROM, Flash). Flash 37

Элемент памяти (ЭП): (ЭП) триггер, миниатюрный конденсатор, транзистор , плавкая перемычка (или ее отсутствие). Элемент памяти (ЭП): (ЭП) триггер, миниатюрный конденсатор, транзистор , плавкая перемычка (или ее отсутствие). Упорядоченный набор ЭП образует ячейку памяти (ЯП). Количество элементов памяти в ячейке (длина слова) обычно кратно 2 n (1, 4, 8, (длина слова) 16, 32, 64, …). 38

Емкость ЗУ - в единицах кратных числу 210 = 1024 = 1 K. Для Емкость ЗУ - в единицах кратных числу 210 = 1024 = 1 K. Для длины слова равной биту (одному двоичному разряду) или байту (набору из восьми бит) (набору Эта единица называется килобит или килобайт и обозначается Kb или KB. 39

Обозначение выводов микросхем памяти: A – шина адреса; D 0 – шина выходных данных; Обозначение выводов микросхем памяти: A – шина адреса; D 0 – шина выходных данных; W/R – операция запись-чтение; DI – шина входных данных; CS – стробирование по входу; DI 0 – совмещенные входы-выходы. 40

В правом верхнем углу указывается состояние выходных шин, например: - выход имеет три состояния: В правом верхнем углу указывается состояние выходных шин, например: - выход имеет три состояния: 0, 1, ∞. - встречается иное обозначение выходов с тремя состояниями. Внизу пишется емкость в битах, иногда добавляется размер слова 41

Способы организации элементов памяти Поразрядная выборка информации: каждый элемент памяти содержит только одну ячейку Способы организации элементов памяти Поразрядная выборка информации: каждый элемент памяти содержит только одну ячейку памяти (адресуется индивидуально) Пример объема памяти: 1024 · 1 или 1 K (1024 элементов памяти, содержащих по 1 ячейке). Пословная выборка: элемент памяти содержит несколько ячеек (одновременное обращение к определенному объему информации - пословная выборка) Пример объема памяти: 1024 · 8 или 8 Kb (1024 элементов памяти, содержащих по 8 ячеек). 42

Каждой из двух в степени «n» ячеек памяти Каждой из двух в степени « Каждой из двух в степени «n» ячеек памяти Каждой из двух в степени « однозначно соответствует «n» - разрядное однозначно соответствует « двоичное число, называемое адресом ЯП. 43

Например, адресом 511 -ой ячейки будет число 1 1111 (BIN) = 511(DEC) = 1 Например, адресом 511 -ой ячейки будет число 1 1111 (BIN) = 511(DEC) = 1 FF(HEX). Емкость ЗУ выражается: 2 n · m, где 2 n - число ячеек памяти, m - длина слова ячейки. Например, 8 K · 8 (м/с 537 РУ 17), т. е. 8192 ячейки размером в один байт. 44

Способы поиска информации (адресация) Память 2 D включает в себя: - матрица элементов памяти, Способы поиска информации (адресация) Память 2 D включает в себя: - матрица элементов памяти, ряд строк со своим адресом. В каждой строке - запись двоичного числа из n бит; - дешифратор двоичного кода, преобразование адреса строки A в сигнал управления для доступа к ней; - параллельные регистры для временного хранения входных и выходных данных. 45

Дешифратор DC соединяет совмещенные входвыход DI 0 согласно коду адреса A с выбранной строкой Дешифратор DC соединяет совмещенные входвыход DI 0 согласно коду адреса A с выбранной строкой для записи-чтения из памяти. Дешифратор сокращает количество выводов микросхемы. Например, 10 -канальный двоичный адресный вход микросхемы памяти определяет 1024 адресов. 46

Организация памяти 2 D 47 Организация памяти 2 D 47

При записи, информация с шины данных параллельным кодом передается через буферы D 1 в При записи, информация с шины данных параллельным кодом передается через буферы D 1 в элементы памяти. Буферы D 2 отключены управляющим сигналом. При считывании, информация из элементов памяти параллельным кодом, через буферы D 2 поступает на шину данных. Буферы D 1 отключены. Работа разрешена, когда на входе CS = 0 (шина управления). Операция (запись, чтение) определяется шиной управления W/R. 48

 Память 3 D включает в себя: - матрица элементов памяти из n квадратных Память 3 D включает в себя: - матрица элементов памяти из n квадратных подматриц (для записи-чтения одного из разрядов всех двоичных слов памяти, n -ширина выборки); - дешифратор адреса X, преобразование первой половины кода адреса в сигнал доступа к строке подматриц; - дешифратор адреса Y, преобразование второй половины кода адреса в сигнал доступа к столбцу подматриц; - параллельные регистры входных и выходных 49 данных.

Функциональная схема подматрицы памяти 3 D 50 Функциональная схема подматрицы памяти 3 D 50

При записи или считывании информации выбираются n элементов памяти, по одному из каждой подматрицы. При записи или считывании информации выбираются n элементов памяти, по одному из каждой подматрицы. Они находятся на пересечении столбца и строки, соответствующих дешифрированному адресу. Тип операции определяется сигналом шины управления W/R. 51

При записи информационный сигнал с шины данных записывается через буферы D 1 в элементы При записи информационный сигнал с шины данных записывается через буферы D 1 в элементы памяти. Буферы D 2 отключены управляющим сигналом. При считывании, информация из элементов памяти, через буферы D 2 поступает на шину данных. Буферы D 1 отключены. Микросхема работает при поступлении с шины управления логического « 0» на вход CS. Недостаток – сложность элементов памяти с двумя адресными входами. 52

 Память 2 DM включает в себя: - матрица элементов памяти (ряд строк с Память 2 DM включает в себя: - матрица элементов памяти (ряд строк с адресами (первая часть адресного кода)) - для записи двоичных чисел; - дешифратор адреса X, преобразование первой части кода адреса в сигнал управления, для доступа к выбранной строке матрицы; -мультиплексоры, выбор элементов памяти из строк согласно второй части адресного кода; - дешифратор адреса Y, управление работой мультиплексоров. 53

строка из двух двоичных n – разрядных чисел: первое слово: D 10…D 1 n-1, строка из двух двоичных n – разрядных чисел: первое слово: D 10…D 1 n-1, второе слово: D 20…D 2 n-1 Часть схемы памяти 2 DM 54

Дешифратор X выбирает строки, каждая содержит группы элементов памяти, равные по емкости. Первая группа Дешифратор X выбирает строки, каждая содержит группы элементов памяти, равные по емкости. Первая группа - для первых разрядов слов, размещенных в строке, вторая группа - для вторых разрядов и т. д. Дешифратор Y вырабатывает сигнал управления для мультиплексоров (считывают из каждой группы по одному разряду двоичного слова). 55

Например, дешифратор X, в соответствии с адресом, выбирает седьмую строку. Согласно сигналу управления дешифратора Например, дешифратор X, в соответствии с адресом, выбирает седьмую строку. Согласно сигналу управления дешифратора Y, мультиплексоры во всех группах этой строки обращаются к четвертому элементу памяти. Из первой группы первый мультиплексор считывает первый разряд слова, из второй группы второй мультиплексор – второй разряд и. т. д. Операция записи информации происходит аналогично. 56

Пример организации памяти с емкостью 1024 разрядов, для выборки 256 слов длиной по четыре Пример организации памяти с емкостью 1024 разрядов, для выборки 256 слов длиной по четыре двоичных разряда (256 · 4). Матрица содержит 32 строк, 32 столбцов, всего 1024 ячейки памяти. Для адресации 32 строк нужно пять адресных разрядов (число наборов 000002 … 111112 равно 3210). Дешифратор адреса X выбирает одну строку из 32 по коду адреса. Столбцы разделены на восемь групп, по четыре столбца. Для выборки группы нужно три адресных разряда (число наборов 0002… 1112 равно 810). Дешифратор адреса Y выбирает группу столбцов по коду адреса. Пересечение строки и группы столбцов (4 ячейки) - элемент памяти согласно адресному двоичному коду (8 разрядов). Вывод: пятиразрядный адрес строки и трехразрядный адрес столбцов позволяет обратиться к любому из 256 четырехразрядных слов, размещенных в памяти микросхемы. 57

Оперативная память (Random Access Memory, с произвольной выборкой) статическая (SRAM) Применяется для хранения, приема Оперативная память (Random Access Memory, с произвольной выборкой) статическая (SRAM) Применяется для хранения, приема и выдачи оперативной информации. Статические оперативные ЗУ выполняются с произвольным доступом в каждый момент времени к любому элементу памяти с индивидуальным адресом. Основным запоминающим элементом являются триггеры. 58

Поиск информации в матрице выполняется с помощью одномерной (2 D) или двухмерной (3 D) Поиск информации в матрице выполняется с помощью одномерной (2 D) или двухмерной (3 D) адресации. В дешифратор адреса поступает двоичный код элемента памяти, для записи или считывания информации. Дешифратор адреса определяет в матрице требуемую ячейку. Данная память имеет высокое быстродействие (цикл обращения 8 -20 нс), относительно небольшую информационную емкость, энергетическую зависимость (при отключении 59 питания информация теряется).

ОЗУ статического типа 60 ОЗУ статического типа 60

В качестве элемента памяти используется D-триггер. В микросхеме 537 РУ 10, например, каждая ЯП В качестве элемента памяти используется D-триггер. В микросхеме 537 РУ 10, например, каждая ЯП состоит из восьми триггеров и располагаются ячейки на кристалле в виде прямоугольной матрицы. Обозначения: - n адресных входов (A 0. . An-1); - DIO - двунаправленная восмиразрядная шина данных, - вход разрешения выходов – E’; - вход выбора микросхемы – CS’; - вход разрешения записи – WE’, или W/R’ (при « 0» – запись байта, при « 1» – чтение); - EO, DI, WR внутренние сигналы вырабатываемые блоком управления чтением/записью/хранением. 61

Доступ к ЯПj: Дешифратор столбцов (DCc - заводится k адресных линий); Дешифратор строк (DCr Доступ к ЯПj: Дешифратор столбцов (DCc - заводится k адресных линий); Дешифратор строк (DCr - n-k адресных линий). Количество строк и столбцов равно 2 n-k и 2 k, общее количество, обслуживаемых ЯП: 2 k · 2 n-k = 2 n. 62

Пример микросхемы статической оперативной памяти SRAM, информационной емкостью 1 К · 4, с десятью Пример микросхемы статической оперативной памяти SRAM, информационной емкостью 1 К · 4, с десятью адресными входами (A), четырьмя информационными совмещенными входами-выходами (DI 0), имеющими три состояния: 0, 1, ∞. Также имеются служебные входы: W/R, CS. 63

Модуль памяти 1 К· 16 на основе четырех микросхем 1 К · 4 ШД Модуль памяти 1 К· 16 на основе четырех микросхем 1 К · 4 ШД – шина данных (16 разрядов); ША – адресная шина (10 разрядов). Все десять адресных входов микросхем объединены поразрядно, их количество совпадает с размерностью ША. Информационные выходы микросхем, по четыре от каждой, соединены последовательно, образуя шестнадцатиразрядную ШД. Следовательно, в модуле памяти может храниться тоже количество слов, что и в микросхеме 1 К · 4, но в четыре раза 64 большей величины (разрядности).

Увеличение объема памяти 65 Увеличение объема памяти 65

ОЗУ динамического типа Элемент памяти - микроконденсатор в интегральном исполнении. Адресные линии внутри микросхемы ОЗУ динамического типа Элемент памяти - микроконденсатор в интегральном исполнении. Адресные линии внутри микросхемы разбиваются на две группы. Две одноименные k-линии каждой группы подключаются к двум выходам внутреннего k-го DMC (1 – 2), а его вход соединяется с k-ым адресным входом микросхемы. 66

Динамическая память Информация хранится в виде зарядов на конденсаторах малой емкости (~0, 05 п. Динамическая память Информация хранится в виде зарядов на конденсаторах малой емкости (~0, 05 п. Ф). Если конденсатор заряжен, элемент памяти содержит логическую единицу. Если не заряжен, элемент памяти содержит 0. Заряды на конденсаторах со временем уменьшаются из-за тока утечки. Их величина через короткие промежутки времени должна восстанавливаться (память названа динамической). Заряды поддерживаются восстанавливающей схемой, она через каждые 2 мс считывает содержимое каждой ячейки и делает повторную запись. Схема регулярно обращается ко всем строкам матрицы памяти по адресам, формирующимся счетчиком адреса. Период импульсов счетчика составляет 15, 6 мкс. Во время регенерации динамическое ОЗУ должно быть блокировано от записи и чтения, иначе возникают ошибки. 67

Динамическая оперативная память DRAM, информационной емкостью 4 М · 4 или 1048576 бит · Динамическая оперативная память DRAM, информационной емкостью 4 М · 4 или 1048576 бит · 4, с одиннадцатью адресными входами (A), четырьмя информационными совмещенными входами-выходами (DI 0), имеющими три состояния. Служебные входы: RAS, CAS, WE, OE. Назначение служебных входов: - WE – запись информации; - OE – считывание информации. В динамических оперативных ЗУ адресный код считывается за два такта: сначала младшие разряды по сигналу RAS (адреса строк матрицы ЭП), затем старшие разряды по сигналу CAS (адреса столбцов матрицы ЭП). 68

При обращении к конденсаторам происходит регенерация зарядов, где записаны единицы. Из этого следует: - При обращении к конденсаторам происходит регенерация зарядов, где записаны единицы. Из этого следует: - при частом обращении ко всем элементам памяти схема регенерации не требуется; - из-за возникновения переходных процессов повторное обращение, без перерыва, к одному и тому же элементу памяти нежелательно. Поэтому матрицу памяти разбивают на две равные части и чередуют обращения к ним. Это также позволяет уменьшить количество выводов микросхемы. Для уменьшения числа выводов микросхем памяти используется адресное мультиплицирование. В динамических ЗУ адресный код считывается за два такта: сначала младшие разряды по сигналу RAS (адреса строк матрицы ЭП), затем старшие разряды по сигналу CAS 69 (адреса столбцов матрицы ЭП).

Пример подключения линий адреса входам через MUX(2 -1) и DMX(1 -2) 70 Пример подключения линий адреса входам через MUX(2 -1) и DMX(1 -2) 70

подключение 18 -и линий адреса к 9 -и адресным входам через 9 -ть MUX(2 подключение 18 -и линий адреса к 9 -и адресным входам через 9 -ть MUX(2 -1) Примечание 71

Пример. Микросхемы динамической оперативной памяти серии К 565 РУ емкостью от 16 К до Пример. Микросхемы динамической оперативной памяти серии К 565 РУ емкостью от 16 К до 1024 К. Структура элементов памяти – одноразрядная, считывание адресных кодов двухтактное: адреса строк затем столбцов. Адрес записывается во внутренние регистры и дешифрируется для выбора элементов памяти. Микросхемы оперативной динамической памяти могут быть очень малы. Информационный объем составляет до 4 М и скоро до 16 М. Недостатком памяти является относительно большое время цикла обращения. Время от адресации элемента памяти до возможности работать с его данными составляет в среднем 100… 300 (нс). 72

Динамическая оперативная память в компьютерах (SIMM, EDO, SDRAM) имеет цикл обращения около 10 нс, Динамическая оперативная память в компьютерах (SIMM, EDO, SDRAM) имеет цикл обращения около 10 нс, информационная емкость микросхемы до 256 M. Отличие динамического оперативного ЗУ от статического ЗУ: - мультиплексирование адресных входов; - регенерация хранимой информации, - повышенная информационная емкость; - более сложная схема управления; - ограничение температуры микросхемы (не более 70º С) вследствие роста тока разряда конденсаторов. 73

Энергонезависимая память (NVSRAM) Пример: Статическая оперативная память: Заряды поддерживаются встроенной в микросхему литиевой батарейкой Энергонезависимая память (NVSRAM) Пример: Статическая оперативная память: Заряды поддерживаются встроенной в микросхему литиевой батарейкой большой емкости. В перепрограммируемых ЗУ используется заряд области между двумя диэлектриками, который может храниться десятки лет. 74

Постоянная память содержит неизменную информацию, которую можно только считывать, длительно хранить и многократно использовать Постоянная память содержит неизменную информацию, которую можно только считывать, длительно хранить и многократно использовать (стандартные программы, константы, таблицы данных). Данная память представляет матрицу разомкнутых или замкнутых контактов, пропускающих ток только в одном направлении. Адресация при выборе строки и столбца матрицы выполняется так же, как в оперативных ЗУ. Существуют различные типы постоянных ЗУ. Главное различие между ними состоит в получении замкнутых и разомкнутых контактных соединений. Для организации матрицы применяют два типа запоминающих элементов: всегда содержащих значение 1, или значение 0. 75

Масочные постоянные запоминающие устройства Запись информации в постоянные ЗУ (ПЗУ, ROM – Read Only Масочные постоянные запоминающие устройства Запись информации в постоянные ЗУ (ПЗУ, ROM – Read Only Memory) производится в процессе их изготовления с применением специальных масок (покрытий), которые предотвращают создание перемычек. При этом в матрице оставляются только необходимые соединения, а все ненужные исключаются. Микросхемы отличаются простотой, низкой стоимостью. Диод VD 2 открыт, если на выходе Ai присутствует логическая единица (диод подключен к целой плавкой перемычке). При этом на выходе DOi – потенциал логической единицы. Диоды VD 1, VD 4 включены в цепи с разорванными связями и сигналы на выход матрицы через них не проходят (логический ноль). Для схемы можно записать: DOi = Ai ; DOi+1 = Ai+1. 76

Программируемые постоянные ЗУ Микросхемы ППЗУ (PROM – Programmable Read Only Memory) конструктивно аналогичны масочным Программируемые постоянные ЗУ Микросхемы ППЗУ (PROM – Programmable Read Only Memory) конструктивно аналогичны масочным постоянным ЗУ и программируются один раз у потребителя. Программирование микросхем является необратимым и состоит в пережоге части плавких перемычек на специальном программаторе импульсами тока амплитудой 20… 30 м. А. Коррекция возможна только в случае, если требуется дополнительно прожечь оставшиеся соединения. Достоинство: экономически выгодное производство малых партий цифровых устройств с использованием ППЗУ. Пример. Микросхема К 155 РЕЗ. Информационная емкость 32 · 8 или 256 бит = 32 байта. 77

Перепрограммируемые постоянные ЗУ Для этой памяти допустимо многократное стирание и запись информации. Перепрограммируемые постоянные Перепрограммируемые постоянные ЗУ Для этой памяти допустимо многократное стирание и запись информации. Перепрограммируемые постоянные ЗУ (REPROM – Re-programmable Read Only Memory) подразделяются на три группы: с записью и стиранием электрическими сигналами EEROM (Electrically Erasable Read Only Memory) и с записью электрическими сигналами, стиранием ультрафиолетовым излучением (EPROM – Erasable Programmable Read Only Memory), флэш-память (Flash Memory). Элемент памяти представляет собой полевой транзистор, который работает как управляемый нормально разомкнутый контакт. Его управляющий вход отделяет от полупроводниковой пластины тонкий слой диэлектрика. При записи информации к полупроводнику прикладывается постоянное положительное напряжение (20 В). Под действием электрического поля электроны скапливаются в полупроводнике, попадая в примеси – ловушки. 78

Если заряда нет, то при выборе в соответствии с адресом элемента памяти, транзистор откроется Если заряда нет, то при выборе в соответствии с адресом элемента памяти, транзистор откроется (состояние логической единицы). В незапрограммированной микросхеме, а также после каждого стирания все биты находятся в состоянии логической единицы. При записи данных (единиц) соответствующие биты становятся логическими нулями. Чтобы стереть записанную информацию необходимо сменить полярность подключения напряжения. При этом электроны вытесняются из полупроводника, и исчезает электрический заряд. 79

Флэш-память отличается способом получения и сохранения заряда, управляющего работой транзистора. Управляющий вход полевого транзистора Флэш-память отличается способом получения и сохранения заряда, управляющего работой транзистора. Управляющий вход полевого транзистора размещен внутри диэлектрика и не имеет металлического вывода (транзистор с плавающем затвором). При записи информации к диэлектрику прикладывается импульс постоянного напряжения 25 В, под действием электрического поля электроны проникают через тонкий слой диэлектрика и накапливаются на управляющем входе. 80

Электрический заряд открывает транзистор (замыкание контакта). Это состояние соответствует логической единице. В случае если Электрический заряд открывает транзистор (замыкание контакта). Это состояние соответствует логической единице. В случае если электрического заряда нет, то состояние соответствует логическому нулю и транзистор закрыт. Гарантированный срок хранения информации без питания в Flash Memory 5… 10 лет, количество циклов перезаписи 1000000. Информационная емкость 8 Мбит и более. Время считывания 65… 200 нс. 81

Отличие динамического ОЗУ от статического: - мультиплексирование адресных входов; - регенерация хранимой информации; - Отличие динамического ОЗУ от статического: - мультиплексирование адресных входов; - регенерация хранимой информации; - повышенная емкость (до нескольких Мбит); - более сложная схема управления. 82

83 83

84 84

Программируемые цифровые интегральные микросхемы Основаны на реализации дизъюнктивной нормальной формы (ДНФ) с помощью элементов Программируемые цифровые интегральные микросхемы Основаны на реализации дизъюнктивной нормальной формы (ДНФ) с помощью элементов И, ИЛИ, ИСКЛЮЧАЮЩЕЕ ИЛИ и инверторов. В ПЦИС входят триггеры, мультиплексоры. 85

Пример фрагмента логической матрицы Структурная схема ПЦИС Логические элементы: мультиплексоры, демультиплексоры, триггеры. 86 Пример фрагмента логической матрицы Структурная схема ПЦИС Логические элементы: мультиплексоры, демультиплексоры, триггеры. 86

Пример фрагмента ПЦИС 87 Пример фрагмента ПЦИС 87

Преимущества перед дискретными элементами: - Уменьшение габаритов; - Увеличение быстродействия; - Повышение надежности; - Преимущества перед дискретными элементами: - Уменьшение габаритов; - Увеличение быстродействия; - Повышение надежности; - Защита от копирования разработки; - Скорость разработки и модификации потребитель. 88

Вычислительный модуль DS-E 4000 на основе ПЛИС Xilinx Spartan 3; 4 млн. лог вентилей, Вычислительный модуль DS-E 4000 на основе ПЛИС Xilinx Spartan 3; 4 млн. лог вентилей, предназначен для решения широкого круга задач: обработки данных, цифровой обработки сигналов СБИС. Одноплатный компьютер DSARM 9 представляет собой микропроцессорный модуль на основе процессора ARM 9 и ПЛИС Spartan 3, предназначен для построения различных приборов и устройств на его основе. 89

Мини контроллеры предназначены для решения локальных задач управления в промышленном оборудовании и построения систем Мини контроллеры предназначены для решения локальных задач управления в промышленном оборудовании и построения систем "интеллектуального дома". 90

91 91

Контроллер уровня универсальный КОНТУР-У 92 Контроллер уровня универсальный КОНТУР-У 92

КИП - термопреобразователи, термопары - Блок питания 93 КИП - термопреобразователи, термопары - Блок питания 93

Простое и наглядное программирование контроллеров с помощью съемного дисплея или ПК, не требующее знания Простое и наглядное программирование контроллеров с помощью съемного дисплея или ПК, не требующее знания алгоритмических языков. При простоте использования и низкой стоимости мини контроллеры позволяют решать широкий круг задач. Дополнительные возможности: - Дистанционное управление и передача речевых сообщений по телефонной сети; - Дистанционное обслуживание и режим работы с удаленным терминалом; - Возможность построения сети из мини контроллеров. 94

Восстановление кодов Пример. Имеется блок: а 1, а 2, …, а 12 а 1 Восстановление кодов Пример. Имеется блок: а 1, а 2, …, а 12 а 1 а 5 а 9 а 2 а 6 а 10 а 3 а 4 а 7 а 8 а 11 а 12 95

b = 1, если а 1+ а 2 +, …, + а 12 – b = 1, если а 1+ а 2 +, …, + а 12 – нечетное, b = 0, если а 1+ а 2 +, …, + а 12 – четное число. Новый блок: а 1, а 2, …, а 12, b а 1 а 5 а 9 b 4 а 2 а 6 а 10 b 5 а 3 а 4 а 7 а 8 а 11 а 12 b 6 b 7 b 1 b 2 b 3 где: b 1, b 2, b 3 – четность строк; b 4, b 5, b 6 – четность столбцов. 96

Новый блок: а 1, а 2, а 3, а 4, b 1, а 5, Новый блок: а 1, а 2, а 3, а 4, b 1, а 5, а 6, а 7, а 8, b 2, а 9, а 10, а 11, а 12, b 3, b 4, b 5, b 6, b 7. Если ошибка в исходном блоке, то нарушатся два условия четности и возможно восстановление кода. При нарушении символа четности (одно условие) он изменяется на противоположный. 97

Для любого канала связи с любым уровнем ошибок всегда можно построить самокорректирующийся код, который Для любого канала связи с любым уровнем ошибок всегда можно построить самокорректирующийся код, который обеспечит надежность передачи сообщений, сколь угодно близкую к абсолютной (Клод Шеннон). 98

99 99

ВОПРОСЫ 100 ВОПРОСЫ 100

- какой тип памяти изображен на рисунке - RAM или ROM? - укажите емкость - какой тип памяти изображен на рисунке - RAM или ROM? - укажите емкость памяти (количество ячеек); - чему равна длина слова у этой микросхемы в битах? 101

Пояснения: 1. Микросхема имеет три управляющих входа: выбор микросхемы CS, разрешение выходов E и Пояснения: 1. Микросхема имеет три управляющих входа: выбор микросхемы CS, разрешение выходов E и разрешение записи WR, последний вход и определяет принадлежность микросхемы к ОЗУ (RAM). 2. Наличие двух адресных входов (А) свидетельствует о 22 ячейках памяти. 3. Две линии данных (D) соответствуют длине слова равной 2. Ответ: 4 • 2 102

КОНЕЦ 103 КОНЕЦ 103