Двухполупериодный RS-триггер R 1 1 1

Двухполупериодный RS-триггер R & 1 1 & 1 Q C S & S Q 1

Двухполупериодный триггер • Информация в двухполупериодном или двухступенчатом триггере продвигается только до внутренних выходов в первый полупериод, и только на выходе появляется следующий момент времени. C – Фаза t C – Противофаза • Если C – 0, то ни одно событие R и S не может повлиять на состояние выхода. 2

RS-триггер с сигналами обратной связи R & 1 1 & 1 Q C S & S Q 3

Асинхронные сигналы R & R 1 & 1 Q C & S S Q S 4

Условные обозначения S TT Q S S C R Q J C TT K R Q TT – ДПП (Двухполупериодный) R, S – RS-триггер C – синхронный S, R – произвольная установка 0 и 1 J, K – JK триггер 5

Подача сигнала через инвертор S D TT Q C R Q D-триггер 6

T-триггер T S TT Q C R Q 7

Организация работы операционного устройства КОП RG / n Выход ОУ Акк Команда ADD / n Последовательность действий 1. Вызов команды 2. Вызов x 1 (RG = [Ax 1]) 3. Ак = Акк + RG 4. Вызов x 2 (RG = [Ax 2]) 5. Ак = Акк + RG 6. [Asum] = Ак >= 6 тактов 8

Схема работы P Адрес x 1 ADD УУ RGp ПЗУ ОЗУ D x 1 RG ОУ ADD АК 9

Центральные понятия ВТ • Имя программы – адрес хранения первой команды программы в ОЗУ. • Команда (код операции) – начальный адрес микропрограммы исполнения команды • Несовместимость процессоров заключается в различных кодах операции. • Из приведенной схемы видно, что общий принцип работы машины таков: “Делай то, что находится по этому адресу над тем, что находится по другому адресу” 10

Временное хранение и преобразование информации 1 0 S 1 S S JK JK Q QQ Q MS MS u 11

Коммутация на примере 32 -разрядного процессора • Для сумматора требуются Aк, КОП, A 1, A 2, A 3, D 1, D 2, D 3. • 8*32 = 256, 256 * 1, 25 мм = 320 • 320 + расстояние между проводниками => ~620 мм в периметре. • Чем разветвленнее системы внутренних и внешних коммутаци процессора, тем эффективнее загружено ОУ. 12