Центральное процессорное устройство Жанабаев Адиль РЭТ 124
ЦПУ-электронный блок или интегральная схема, выполняющие машинные инструкции коды программ
Архитектура Фон Неймана
ЦИКЛ
Упрощенная модель процессора устройство управления арифметико-логическое устройство системные регистры системная шина память периферийные устройства
Первый этап - период с 1940 х по конец 1950 -х Второй этап - с середины 1950 -х до середины 1960 -х Третий этап - наступивший в середине 1960 -х годов Четвёртый этап - в начале 1970 -х годов
Intel 4004 Частота: 92, 6 к. Гц Объём адресуемой памяти: 640 байт Количество транзисторов: 2250 Напряжение питания: − 15 В
Intel 8086 Частота: 2 3 МГц Тактовая частота: 2 МГц (позже 2, 5 и 3 МГц) Разрядность регистров: 8 бит Разрядность шины данных: 8 бит Разрядность шины адреса: 16 бит Объём адресуемой памяти: 64 Кбайт Количество транзисторов: 6000
Intel 80286 Частота: 6 -12, 5 МГц Разрядность регистров: 16 бит Разрядность шины данных: 16 бит Разрядность шины адреса: 24 бит Объём адресуемой памяти: 16 Мбайт Объём виртуальной памяти: 1 Гбайт
Скачать презентацию Центральное процессорное устройство Жанабаев Адиль РЭТ 124
Центральное процессорное устройство.pptx