3. VHDL модель құрайық: • Ол үшін 1 -суреттегі New project батырмасын басу арқылы жаңа проект жасаймыз
• New Project Wizard терезесінде жаңа проектінің атауын енгіземіз(қызылмен белгіленген), • оның қай бумада сақталатынын Location-ң жанындағы ұяшыққа адресті енгізу арқылы белгілейміз, • Top-level source type – HDL болуын қадағалаймыз, • Осы амалдарды орындағаннан кейін Next батырмасын басамыз.
• Бұл терезеде тағы да Next батырмасын басамыз.
• Одан кейін Finish батырмасын басамыз.
• Иерархия терезесіндегі Second_variant атауының үстінен тышқанның оң жақ батырмасын басып, пайда болған мәзірден New source…-деген жазуды таңдаймыз, нәтижесінде келесі беттегі терезе ашылады.
• Бұл терезеде пайда болған тізімнен VHDL Module-ді таңдап, құжат атауын енгізгеннен кейін Next батырмасына басамыз.
• Бұл терезеде Архитектура атауын Work-деп өзгертіп Next батырмасын, одан кейін Finish батырмасын басамыз. Port Name ұяшығына шығыс пен кіріс атуларын енгізіп, Direction бағанына ол кіріс әлде шығыс екенін in немесе out деп белгілеп қоюға болады.
• Суретте көрсетілген барыманы басу арқылы Synthesize-тексереміз. Егер ол дұрыс болса оның жанында жасыл белгі пайда болады.
• Суреттегі View RTL Schematic жанынан тінтуірдің сол жағын екі р шертсек, онда функцияның VHDL моделі көрсетіледі.
VHDL модель:
• Осы суреттің үстінен екі рет шерсек VHDL модельдің кең жайылған түрін аламыз.
VHDL модельдің жайылған түрі:
