Скачать презентацию ТЕМА 1 АРХИТЕКТУРА И ФУНКЦИОНИРОВАНИЕ СОВРЕМЕННЫХ ПАРАЛЛЕЛЬНЫХ ПРОЦЕССОРОВ Скачать презентацию ТЕМА 1 АРХИТЕКТУРА И ФУНКЦИОНИРОВАНИЕ СОВРЕМЕННЫХ ПАРАЛЛЕЛЬНЫХ ПРОЦЕССОРОВ

Lektsia-1_T1_-nn.ppt

  • Количество слайдов: 23

ТЕМА 1. АРХИТЕКТУРА И ФУНКЦИОНИРОВАНИЕ СОВРЕМЕННЫХ ПАРАЛЛЕЛЬНЫХ ПРОЦЕССОРОВ. Лекция 2. Параллельные архитектуры. Классификация параллельных ТЕМА 1. АРХИТЕКТУРА И ФУНКЦИОНИРОВАНИЕ СОВРЕМЕННЫХ ПАРАЛЛЕЛЬНЫХ ПРОЦЕССОРОВ. Лекция 2. Параллельные архитектуры. Классификация параллельных систем по Флинну.

Литература: n 1. Степанов А. Н. Архитектура вычислительных систем и компьютерных сетей. – СПб. Литература: n 1. Степанов А. Н. Архитектура вычислительных систем и компьютерных сетей. – СПб. : Питер, 2007. – 509 с. n 2. Воеводин В. В. , Воеводин Вл. В. Параллельные вычисления. - СПб. : БХВ-Петербург, 2002. - 608 с. n 3. Лацис А. Как построить и использовать суперкомпьютер. - М. : Бестселлер, 2003. -240 с. n 4. www. parallel. rb. ru

В узком смысле под архитектурой понимается архитектура набора команд. В широком смысле архитектура охватывает В узком смысле под архитектурой понимается архитектура набора команд. В широком смысле архитектура охватывает понятие организации системы, включающее такие высокоуровневые аспекты разработки компьютера как систему памяти, структуру системной шины, организацию ввода/вывода и т. п. Применительно к вычислительным системам - "архитектура" это распределение функций, реализуемых системой, между ее уровнями, точнее как определение границ между этими уровнями. Архитектура первого уровня определяет, какие функции по обработке данных выполняются системой в целом, а какие возлагаются на внешний мир. Архитектура следующего уровня определяет разграничение функций между процессорами ввода/вывода и контроллерами внешних устройств.

АРХИТЕКТУРА СИСТЕМЫ - емкое понятие, включающее три важнейших вида взаимосвязанных структур: ФИЗИЧЕСКУЮ, ЛОГИЧЕСКУЮ и АРХИТЕКТУРА СИСТЕМЫ - емкое понятие, включающее три важнейших вида взаимосвязанных структур: ФИЗИЧЕСКУЮ, ЛОГИЧЕСКУЮ и ПРОГРАММНУЮ. Элементами ФИЗИЧЕСКОЙ СТРУКТУРЫ являются технические объекты. В зависимости от того, какие задачи решаются, этими объектами могут быть полупроводниковые кристаллы, части вычислительных машин, а также комплексы, составленные из последних. Элементами ЛОГИЧЕСКОЙ СТРУКТУРЫ являются функции, определяющие основные операции. ПРОГРАММНУЮ СТРУКТУРУ образуют взаимосвязанные программы: программы обработки информации, и др.

Фон Неймановская архитектура Машины фон-Неймана хранят программу и данные в одной и той же Фон Неймановская архитектура Машины фон-Неймана хранят программу и данные в одной и той же области памяти. В машинах этого типа команды содержат указание, что выполнить, и адрес данных, подлежащих обработке. Внутри этой машины имеются два основных функциональных блока. Арифметико-логическое устройство (АЛУ) выполняет самые важные операции: умножение, сложение, вычитание и многие другие. На основе этих очень простых, но важных операций, можно создать такое сложное программное средство как текстовый редактор. Другой блок – устройство ввода/вывода управляет потоком внешних, относительно машины, данных.

3 основных признака фон Неймановской архитектуры (Принстонская): 1. память состоит из последовательности ячеек памяти 3 основных признака фон Неймановской архитектуры (Принстонская): 1. память состоит из последовательности ячеек памяти с адресами; 2. хранение команд программы и обрабатываемых ими данных - на одинаковых принципах (с точки зрения обработки сообщений); 3. программа выполняется покомандно, в соответствии с их порядком. УУ – централизовано. Почему ФН уже не удовлетворяет? Первое – это скорость, сейчас в усредненной задачи от скорости работы CPU зависит не так уж много – важнее скорость работы памяти и других передач данных. Узкое место – единый тракт. АЛЬТЕРНАТИВА – параллельная обработка, совмещение операций.

Гарвардская архитектура Машина состоит из блока управления, арифметико-логического устройства (АЛУ), памяти и устройств ввода-вывода. Гарвардская архитектура Машина состоит из блока управления, арифметико-логического устройства (АЛУ), памяти и устройств ввода-вывода. В ней реализуется концепция хранимой программы: программы и данные хранятся в одной и той же памяти. Выполняемые действия определяются блоком управления и АЛУ, которые вместе являются основой центрального процессора. Центральный процессор выбирает и исполняет команды из памяти последовательно, адрес очередной команды задается “счетчиком адреса” в блоке управления. Этот принцип исполнения называется последовательной передачей управления.

Гарвардской архитектуре присущ один недостаток. Вследствие того, что память данных и память программ разделены, Гарвардской архитектуре присущ один недостаток. Вследствие того, что память данных и память программ разделены, на кристалле необходимо иметь в два раза больше выводов адреса и данных. Кремниевая технология такова, что увеличение числа выводов на кристалле приводит к росту цены. Выход состоит в том, чтобы для всех внешних данных, включая команды, использовать одну шину, а другую – для адресации, внутри же процессора иметь отдельную шину команд и шину данных и две соответствующих шины адреса. Разделение информации о программе и данных на выводах процессора производится благодаря их временному разделению (мультиплексированию). На это требуется два командных цикла: в первом цикле на выводы поступает информация о программе, а во втором на эти же выводы поступают данные. Затем все повторяется. Такие машины называются процессорами «с модифицированной гарвардской архитектурой» .

Упрощенные схемы коммутаторов: а) матричного; б)— каскадного МП ПЭ МП МП МП ПЭ – Упрощенные схемы коммутаторов: а) матричного; б)— каскадного МП ПЭ МП МП МП ПЭ – процессорный элемент МП – модуль памяти МК – матричный коммутатор ПЭ ПЭ МК 2 2 ПЭ МП МК 2 2 ПЭ ПЭ МП МП ПЭ ПЭ МК 2 2 МП

Базовые топологии параллельных вычислительных систем а) б) в) г) Базовые топологии параллельных вычислительных систем а) б) в) г)

Некоторые развитые топологии параллельных систем 1101 1110 1111 0100 0111 1000 1011 1010 0000 Некоторые развитые топологии параллельных систем 1101 1110 1111 0100 0111 1000 1011 1010 0000 1001 0011 0001

Многомашинная вычислительная система с косвенной слабой связью Процессор, оперативная память Устройства ввода/вывода Собственная внешняя Многомашинная вычислительная система с косвенной слабой связью Процессор, оперативная память Устройства ввода/вывода Собственная внешняя память, ленты и диски Общая внешняя память, ленты и диски Собственная внешняя память, ленты и диски Устройства ввода/вывода

Многомашинная вычислительная система с прямой слабой связью Компьютер Канал ввода/вывода и/или адаптер Компьютер Многомашинная вычислительная система с прямой слабой связью Компьютер Канал ввода/вывода и/или адаптер Компьютер

Многопроцессорная вычислительная система с сильной связью Процессорный элемент Оперативная память Внешняя память, ленты и Многопроцессорная вычислительная система с сильной связью Процессорный элемент Оперативная память Внешняя память, ленты и диски ввода/вывода Устройства

Фрагмент классификации Флинна Вычислительные системы МК ОК Фоннеймановские системы ОКОДР ОКМД ОКОДС ОКМДР МКОД Фрагмент классификации Флинна Вычислительные системы МК ОК Фоннеймановские системы ОКОДР ОКМД ОКОДС ОКМДР МКОД МКМД МКОДС МКОДР Класс пуст Ассоциатив. Пословная Поразряд- Массивнопараллельн ные системы обработка ная обработка ые векторно конвейерны е системы МКМДС МКМДР Класс пуст МКМДС/Нс МКМДС/Вс Многомашин- Многопроцессор- ные системы

Архитектуры с одиночным потоком команд: а — ОКОД; б — ОКМД Процессорный элемент Одиночный Архитектуры с одиночным потоком команд: а — ОКОД; б — ОКМД Процессорный элемент Одиночный поток данных Одиночный поток команд Процессорный элемент Множествен ный поток данных Модуль памяти

Упрощенная схема векторного процессора систем класса ОКМДС Устройство управления Векторный регистр Векторное АЛУ Векторный Упрощенная схема векторного процессора систем класса ОКМДС Устройство управления Векторный регистр Векторное АЛУ Векторный регистр

Упрощенная схема вычислительной системы ILLIAС IV Устройство управления Широковещательные команды ПЭ ПЭ МП ПЭ Упрощенная схема вычислительной системы ILLIAС IV Устройство управления Широковещательные команды ПЭ ПЭ МП ПЭ МП ПЭ МП ПЭ МП ПЭ МП ПЭ МП ПЭ МП ПЭ МП ПЭ МП ПЭ МП ПЭ МП ПЭ МП ПЭ МП МП Матрица процессорных элементов (ПЭ)/модулей памяти (МП) 8 х8 узлов

Выборка из оперативной памяти: а — адресная; б - ассоциативная Выборка из оперативной памяти: а — адресная; б - ассоциативная

Архитектуры с множественным потоком команд: а — МКОД; б —МКМД Одиночный Поток данных ПЭ Архитектуры с множественным потоком команд: а — МКОД; б —МКМД Одиночный Поток данных ПЭ Множественный поток команд ПЭ ПЭ Модуль памяти ПЭ ПЭ Множественный поток данных Множественный поток команд ПЭ Модуль памяти

Современная классификация систем класса МКМД Вычислительные системы класса МКМД Многопроцессорные системы, совместное использование памяти Современная классификация систем класса МКМД Вычислительные системы класса МКМД Многопроцессорные системы, совместное использование памяти UMA SMP NUMA NC NUMA COMA CC NUMA Многомашинные системы, Системы с передачей сообщений MPP COW

Литература: n 1. Степанов А. Н. Архитектура вычислительных систем и компьютерных сетей. – СПб. Литература: n 1. Степанов А. Н. Архитектура вычислительных систем и компьютерных сетей. – СПб. : Питер, 2007. – 509 с. n 2. Воеводин В. В. , Воеводин Вл. В. Параллельные вычисления. - СПб. : БХВ-Петербург, 2002. - 608 с. n 3. Лацис А. Как построить и использовать суперкомпьютер. - М. : Бестселлер, 2003. -240 с. n 4. www. parallel. rb. ru